PCB布线范文

PCB布线范文（精选8篇）

PCB布线 第1篇

检查和修复一切可能的错误

制作布局图之前,我们要检查原理图中是否存在连接和配置错误。从文件菜单中选择“CHECK SCHEMATIC FOR NETLIST ERRORS”就可以检查网表错误。我的首次检查受挫,我的Q1使用了通用晶体管符号,因而没有管脚。按照错误检查器的指引,我分别修正为:1- 发射极、2- 基极和3- 集电极。此外,我还补上了2N3906的TO-92标准封装。再次检查错误,我还发现了一个肉眼无法看出的连线错误。只有修复原理图的全部缺陷后,我们才能进入PCB的布局。

Express PCB电路板布局软件

Express PCB的缺省布局尺寸与Express PCB公司的Miniboard服务相一致,当然这也是我们所需要的。不过, 还是应该做个检查,请把鼠标移至电路板的对角,看看它的尺寸是不是3.8x2.5英寸。为我们的布局图起个文件名,然后存盘。

图1 PCB 的布局开始于选择元件外形并进行布放。尽管精确的元件布局非常重要,但对于。

作为原理图中元件符号的替代,布局软件中的元件都有轮廓,并有表示引脚的焊盘。布放元件的操作与原理图编辑器类似,点击布放元件工具,也就是形似IC符号的“PLACE A COMPONENT”,从清单中选择元件,再单击鼠标即可将元件加入布局图。

为了获得元件清单,请返回原理图编辑器,从文件菜单中选择“COPY BILL OF MATERIALS TO CLIPBOARD”, 即可把物料清单拷入Windows裁剪板。打开一个文本编辑器,粘贴之后就能得到一份文档,请打印出来,这些包括:

(C1、2):电容器,引脚间距0.1英寸(2.54毫米)

(C3):电容器,径向引线电解电容,引脚间距0.1英寸(2.54毫米)

(D1):二极管,0.5W齐纳二极管,引线间距0.3英寸,焊盘钻孔0.029英寸

(D2):发光二极管,T1

(D3):二极管,DO-41,引线间距0.4英寸,焊盘钻孔0.040英寸

(Q1):三极管,TO-92

(U1):双列直插,8脚DIP

(R1-7):电阻,0.25W,引线间距0.4英寸

(R8):电位器,Bourns 3386F系列

(SW1):开关,6毫米按钮

请大体参照原理图来安排元件,如图1所示。图1是丝印层,在屏幕上显示为黄色,其中包括每一个元件的标号、形状和全部焊盘。

在各个元件上都单击鼠标右键,编辑元件属性,以指定标号(R1、C1和D1等),使之与原理图一致。这告知Express PCB,布局图中的哪些焊盘应该连接在一起。如果你有自动布线软件,你就可以根据网表和元件标号自动建立PCB走线。但是,我们的Express PCB是个手工布线工具,所以这些要自己做。

连接元件

铺设PCB走线是件很好玩的事。同时,它又是个有趣的迷宫游戏。打印原理图,准备好荧光记号笔,在你制作走线的同时,请在纸质原理图上标记并做跟踪。这样,你会更容易地确认自己是否做好了全部所需的连接。

下一步是链接原理图和布局图,以使软件也能帮你确认这些连接。从文件菜单中选择“LINK TO SCHEMATIC”,也就是链接到原理图功能,然后选择相应的原理图文件即可。

单击工具 按钮“HIGHLIGHT NET CONNECTIONS” 可以高亮显示网络连接,这个按钮在底部的按钮列中。在某个元件的引脚上单击鼠标,任何应该与之相连的其它引脚就都会显示为蓝色。选择走线工具“TRACE”,或用键盘输入 “T”就可以在PCB底层(铜箔面)为所有的高亮引脚铺设绿色走线。先不要担心转弯怎么做,也不必担心电路板的层面如何选,我们先做直线。(其实,把现在的布局叫老鼠窝挺合适。)过程中请始终坚持对原理图做双向检查。完成电路的一小部分后可以移动或转动一下元件,这可以减少走线的不如意之处。

现在使用转角工具“CORNER”来弯曲围绕元件引脚的走线。你也可以把走线从PCB的元件面(红色)变更到铜箔面(绿色),只需使用层间移动控件“MOVE TO LAYER CONTROLS”即可。如果把一段走线移到了不同的层面,这段走线的一端或两端就会出现新的焊盘,这就是过孔,它为走线在每一面都保留了一个焊盘,中间还有通孔。 我喜欢“救赎电路板”的迷宫游戏,玩法是让过孔最少,甚至没有,就像我们今天的简单小板一样。

创建继电器

我们要用的继电器是T90N1D12-12,触点容量从额定1A到30A都有,并可从Digi-Key(www.digikey.com)买到,零件号是PB104-ND。 也请下载数据表并见第3页, 那里有元件的机械绘图,并示出了引脚连接。不过,这是个底视图,而我们的布局视图却在元件面,所以要记得翻转来看。还有,对于单刀单掷继电器,最上面的引脚是没有的, 并且继电器的金属框架也是“活动的”,它连接了动触点。

图2 为单刀单掷继电器 K1 创建的客制化元件,制作过程为选,并绘制丝印层的元件外形。

图3 最终的 PCB 布局图,其中包含底层铜箔的绿色走线。大的矩形区。

因为布局库中不含继电器, 所以我们得自行创建。打开帮助文件,阅读客制化元件的创建方法。这个过程要使用放置焊盘工具“PLACE A PAD”。你可以依据数据表中的图形为继电器的引脚安排合适的焊盘。注意,这也是底视图。

一旦把焊盘放好,我们就可以制作丝印轮廓。请见图2,轮廓和焊盘会打包成为一个元件,并保存到用户元件文件夹中。我的网站中有这个元件,叫做T90N1.p, 如你下载,存入C:Program FilesExpress PCBPCBComponents_Custom文件夹即可。要是自己创建,那么请先保存当前布局,打开一个新的空白图之后再做。

使用元件 菜单中的 元件管理 器“COMPONENT MANAGER”,你会发现继电器在用户元件组“CUSTOM COMPONENTS”中。单击鼠标,就可以把它放入布局。 你可以移动和旋转继电器,以确定合适的位置。如必要,就腾挪一下其它元件。请先连接继电器线圈的走线,然后我们再做大电流连接。

电池、负载和接地都可能承载高达25A的电流,所以我们要做很宽的走线。在帮助菜单中,你可以找到线宽与电流容量的说明文档。首先,请靠近PCB的边缘布放带有0.1英寸通孔的0.2英寸焊盘,这可以适配AWG 12号线的焊接。 然后,选择矩形工具“PLACE A RECTANGLE”来布放大片的铜箔,以便把导线和继电器的焊盘连起来。接着,把余下的电源和接地连到LOAD和GROUND焊盘。

图3展示了我自己的PCB,元件的布放与原理图大致相近。尽管我喜欢把走线都安排在电路板底层,但这不过是个人偏好而已。在电路板的3个角上,我都保留了大片空白, 这可用于钻孔固定。下一步,就是把电路板下单,并准备焊接制作了。

来料检查

电路板到一货,我们便可以着手制作,并看它是否满足预期。这就是橡皮轮子触地的时刻。当然,这也是做来料检查的好时机。

电路板和与之同购的元件请见图4。PCB是用热缩膜逐片包装的,需要打开检查,看看尺寸、走线和丝印的方向是否都正确。然后,我们把元件在电路图上逐个摆开,以便确认它们的值或零件号都正确,请见图5。

检查继电器是否能插入电路板的焊盘。如果元件是客制化的,我们就必须检查。接下来,请再检查按钮开关,看看闭合接点与我们期望的焊盘能否对应。我的元件均精确来自Express PCB公司的元件列表,但如果是外购元件,这些检查就更有必要。

现在,请根据打印出来的原理图做视觉和电气检查。对于我们的简单线路板,你只需使用万用表的通断档即可。如果一切就绪,你就可以上手制作了。

测试电路板

即便是简单电路,我们也要一步步地做最初的原型测试,所以请逐个焊接元件。当它们还孤立时, 你才能逐个发现问题并纠正。如果在测试前已经装好了一切,那么电路之间的相互影响就会增加,发现问题也就更难了。

开始焊接前,如果你的居所比较干燥,请考虑静电防护措施(ESD),比如使用接地金属桌面、 防静电橡胶垫和手环。(我使用了ESD手环,与工作台有安全接地。)其实除了LM393,这个电路中的元件都对静电不敏感。

在第4步安装继电器前,请用LOAD和GND端子连接电源做测试。电源应该是可调的。在下面各步之间,请移除电源。

步骤1,电压参考。放置并焊接R1、D1和C1。加上12V,用电压表检查U1-3(U1的第3脚)电压是否为6.2V±5%。

步骤2, 电池电压 检测。 放置并焊 接R2、R3、R7和C2,加上12V,全范围调整R7,检查U1-2是否可在10.1~11.8V之间变化。现在把电源电压调为你准备断开负载的阀值电压,检查是否可以通过调整R7,把U1-2的电压调为6.2V,并让R7保持在这个点上。

步骤3,比较器的翻转和定时。放置并焊接U1(注意脚1是否插对了方向)、R4、R5、R6和C3(留意电容器的负极引线)。加上12V,检查两个比较器的输出端(U1-1和U1-7)是否都是低电平(接近0V)。这表明电源电压高于阀值,继电器可向负载供电。现在调低电源电压,直到低于阀值点,检查C3是否在充电。这时U1-5的电压会缓慢上升,大约30秒后,也就是U1-5达到6.2V时,检查U1-7是否会翻转为高电平。

步骤4,继电器的驱动。放置并焊接K1、 Q1、D2、D3、R8和SW1。焊接时用一两个橡皮筋把K1与电路板绑紧。请留意D1、D2的阴极标志和Q1的封装形状。加上12V,但现在加到BATT端子。这时继电器应该断电,LED不亮。

按下SW1,继电器的触点应该吸合,LED也应该点亮。下调电源电压,直到U1-1变高,C3开始向6.2V充电。30秒后,检查继电器的触点会否断开,且LED是否熄灭。把电源电压再调回12V,按下SW1之前,请检查继电器是否一直保持断电。

故障排查

请见图6,我用可调电源测试电路板,最先是电阻负载 (12Ω,1A电流),然后是自己的车载电台。一换上车台, 我就灰心了,因为在低电压阀值点处,我听见了继电器快速切换的声音,这很明显是一种蜂鸣声!电压参考和U1-5的电压都看似稳定且干净,至少用电压表来看是这样的。但换用示波器观察U1-5和U1-7后,我就立刻发现了毛病。断开负载后,比较器的输出端会再次导通,尽管只有几毫秒, 但却足以再次吸合继电器,产生振荡。

长话短说,这个问题是由收发机内部的滤波电容导致的。 如果负载中有大电容,继电器触点断开后,电容所存储的能量就足以维持电路存活一段时间。但此时VCC已下降,比较器会再次导通。这就是症结所在。

数次尝试修改电路,事情也逐渐明了,最简单的方法就是把比较器改接在BATT端,而不是LOAD端。这样它始终不会掉电失控。要修改电路板,可以用小刀切断U1-8到LOAD端的走线,然后用一小段绝缘导线把U1-8连到BATT。

那么,这是否违反了“断开后不耗电”的需求呢?的确如此!尽管数据表说LM393的耗电不超过0.4m A,但电路肯定在工作。按经验讲,这样的电流小于大多数电池的自放电,更小于车内的其它负载。所以我觉得,这就算是个可以接受的妥协吧。

这是关于仿真的重要一课,因为我忘记了运行过程中的一些必要环节。在这节课中,一个比预期要慢的下电过程导致了LM393的异常行为。或许,我应该做得更完善些,但开发经验告诉我,产品设计者几乎总会至少有一件事是SDT的,也就是“那些必须修补的事”(Some Darned Thing)。这会让我们的初次测试总要费些周折才能把电路的行为调试得符合自己的预期。所以提及产品周期我就常说: 设计、模拟、组装和测试。

最终测试和改进

最终测试就是把电路板与VHF/UHF车载台和一个草地拖拉机的铅酸蓄电池连好。我花了一天时间收听,并通过中继做通联。同时,我还一直盯着电压表。下午晚些时候,正在通联…断电了!电池电压已经降得足够低,持续时间也足够长,所以触发了断电。如预期那样,即便电池电压回弹, 继电器的触点也保持开路,直到我再次按下复位开关。

显然,我还要花很多时间才能完成测试,并确认产品可以“封版”了。不过现在,它确如预期那样在工作。我会把它装入机壳,做上路实验,看它在真正的车辆中表现如何。

那么,我又会为电路板的布局图做哪些改进呢?板子上有大量的空白区域,所以我会加入栅格焊盘用作原型面包板, 或用于电路变更。我还会加入测试点,以便连接电压表和示波器的探头。过段时间后,我或许还会加上瞬变抑制器或滤波电容很有必要。本文所说的所有更新和新的PCB布局会发布于我的网站。

PCB高速4层板以上布线总结 第2篇

（工作之余总结，谨供切磋）

1、3点以上连线，尽量让线依次通过各点，便于测试，线长尽量短，如下图（按前一种）：

2、引脚之间尽量不要放线，特别是集成电路引脚之间和周围。

3、不同层之间的线尽量不要平行，以免形成实际上的电容。

4、布线尽量是直线，或45度折线，避免产生电磁辐射。

5、地线、电源线至少10-15mil以上（对逻辑电路）。

6、尽量让铺地多义线连在一起，增大接地面积。线与线之间尽量整齐。

7、注意元件排放均匀，以便安装、插件、焊接操作。文字排放在当前字符层，位置合理，注意朝向，避免被遮挡，便于生产。

8、元件排放多考虑结构，贴片元件有正负极应在封装和最后标明，避免空间冲突。

9、目前印制板可作4—5mil的布线，但通常作6mil线宽，8mil线距，12/20mil焊盘。布线应考虑灌入电流等的影响。

10、功能块元件尽量放在一起，斑马条等LCD附近元件不能靠之太近。

11、过孔要涂绿油（置为负一倍值）。

12、电池座下最好不要放置焊盘、过空等，PAD和VIL尺寸合理。

13、布线完成后要仔细检查每一个联线（包括NETLABLE）是否真的连接上（可用点亮法）。

14、振荡电路元件尽量靠近IC，振荡电路尽量远离天线等易受干扰区。晶振下要放接地焊盘。

15、多考虑加固、挖空放元件等多种方式，避免辐射源过多。

高速PCB的地线布线设计 第3篇

随着集成电路的集成度和制造工艺的不断提高,主处理器等集成电路的运行频率已由MHz逐步提升到GHz,管脚封装数量和密度也快速增加,集成电路集成的数字IP核和模拟IP核也不断增多,从而带来了PCB板信号工作频率的提高、布线密度的增加、数字和模拟信号类型增多,对PCB板的设计技术提出了更高的要求,地线作为高速PCB重要的元素之一,对电子系统的稳定运行起着越来越关键的作用。

地线通常被定义为一个等位点,用来作为一个或更多系统的参考电平,为信号电流提供了一个低阻抗的路径,由于信号是通过电流来传播的,在电路中任何两点都存在一定的阻抗,从而造成两点之间存在电压差和电流。在直流状态下地线对电流呈现的阻抗很小,而在交流状态下地线对电流的阻抗会随着频率的提高而快速增大,往往远大于直流电阻,在实际电路中,造成电磁干扰[1]的信号往往是脉冲信号,脉冲信号包含丰富的高频成分,因此会在地线上产生较大的电压。

数字电路的工作频率都比较高,因此地线阻抗对数字电路的影响是十分可观。如果将10Hz时的阻抗近似为直流电阻,当频率达到10MHz时,地线的阻抗是直流电阻的1000倍以上,因此当高频电流流过地线时,电压压降很大。通过增加地线直径可有效减小直流电阻,但很难有效减小交流阻抗。

2 高速PCB板接地方式

在实施接地方法时存在两类基本方法:单点接地和多点接地,在具体的电子系统PCB中又可能采用混合式的方法。针对某一个具体电子系统的PCB,只要依据电流流量和返回路径,就可以同时采用几种不同的方法综合加以考虑,以实现最优化设计。

2.1 单点接地

单点接地连接是指在电子系统PCB的设计中,接地线路与单独一个参考点相连。这种严格的接地设置的目的是为了防止来自两个不同参考电平的子系统中的电流流经同样的返回路径,从而导致共阻抗耦合。

单点接地技术常见于音频电路等模拟电路及电源等低频电子系统中。虽然单点接地技术通常在低频采用,但有时也可应用于高频电路系统中。单点接地又分串联式单点接地和并联式单点接地,如图1和图2所示。

对于串联式单点接地方式,如果该电路的功率很大,会产生很大的电路回流,在有限阻抗上会产生一个电压降,造成电路和基准地之间的电压参考值的差异可能使系统不能如预期的那样工作。如存在多种不同功率等级的电路,不能采用串联式单点接地方式,因为大功率电路产生大的回地电流,将影响低功率器件和电路。如果说一定要采取这种接地方法,那么最敏感的电路必须直接设置在电源输入位置处,并且尽量远离低功率器件和电路。

并联式单点接地方法可解决此问题,然而并联式单点接地方法也有缺点,那就是因为每个电流返回路径可能有不同的阻抗而导致接地噪声电压的加剧。如果多个电路板或子系统组合使用,那么某一条回路或许会很长,会存在一个很大的阻抗,这就会损坏低阻抗接地连接的期望效果。

2.2 多点接地

当电子系统的工作频率高于1MHz时,以致工作波长与系统接地引线的长度可比拟时,地线就象一根终端短路的传输线,地线的电流、电压呈驻波分布,地线变成了辐射天线,而不能起到地线的作用。为了减少接地阻抗,避免辐射,地线的长度应小于1/20波长,因而单点接地方法是不合理的,通常采用多点接地技术。多点接地电路结构简单,接地线上可能出现的高频驻波现象显著减少,但多点接地可能会导致设备内部形成许多接地环路,从而降低对外界电磁场的抵御能力。多点接地如图3所示。

2.3 混合接地

混和接地是单点接地和多点接地的复合。在PCB 中存在高低频混合频率时,常使用这种接地方式。图4为电容耦合型混合接地电路,在低频时呈现单点接地结构,而在高频时呈现多点接地状态。这是因为电容将高频射频电流[2]分流到地线。

图5为电感耦合型混合接地电路,在高频时通过接地电感将高频射频电流分流到地线。

3 地线的合理布局

在高速PCB板设计中接地是抑制干扰的重要方法。为防止各种电路在工作中产生互相干扰,根据电路的性质,地线设计时应注意以下问题。

3.1 数字地与模拟地分开

在设计由数字电路和模拟电路混合构成的PCB 板时,要特别注意地线上的噪音干扰。对地线来说,整个PCB对外界只有一个结点,所以必须在PCB内部处理数字电路、模拟电路的共地问题,而在板内部数字地和模拟地必须分开,它们之间互不相连,只是在PCB与外界接口处数字地和模拟地有一点短接。模拟地线、数字地线在接往公共地线时要通过高频铁氧体磁珠进行隔离。

逻辑地和模拟地要分开布线,将它们各自地线分别与相应的电源地线相连。若PCB板上既有逻辑电路又有模拟电路,应使它们尽量分开。低频电路的地应尽量采用单点并联接地,实际布线有困难时可部分串联后再并联接地。高频电路宜采用多点串联接地,地线应短而粗,高频元件周围尽量用栅格形状大面积敷铜。

3.2 数字电路地线构成闭环路

随着频率的增高,地线阻抗变得越来越大,接地电位随着电流的变化而起伏不定,造成信号电平不稳。因此对数字电路的PCB可用宽的地导线组成一个回路,构成一个电网来使用,以尽量降低地线阻抗。对复杂的电路来说,最好的方法是设计成多层PCB,采用一个信号层配一个地线层,这样能有效地解决高频电路的信号完整性[3]问题。

3.3 多层PCB的地线层布局

在多层PCB中,尽量将地线层和电源层放置在相邻的层中,以便在整个板上产生一个大的PCB电容,速度最快的关键信号应当临近接地面的一边,非关键信号则布置靠近电源面。按照上述规则确定多层PCB的每层布局,以达到最小化接地阻抗,减少信号干扰及辐射,如表1所示。

3.4 地线、电源线和信号线宽度设计

瞬变电流在电路导线上所产生的冲击干扰主要由地线的电感成分造成,因此应尽量减小地线的电感量。地线的电感量与其长度成正比,与其宽度成反比,因而短而宽的地线对抑制干扰是有利的,地线应比电源线宽,之间的关系:地线> 电源线> 信号线,若地线用很细的线路,则接地电位随电流的变化而变化,使抗噪性能降低,因此应将接地线加粗,使它能通过三倍于电路板上的允许电流。

设计PCB时,若电源线和地线的位置良好配合,可以降低电磁干扰的可能性。如果设计的电源线和地线配合不当,会设计出系统环路,并很可能会产生噪声,如图6所示。

在此电路板上,由于使用了不同的路线来布电源线和地线,这种不恰当的配合造成了电路板上的电子器件和线路受到电磁干扰的可能性较大。图7中给出了另外一种布线[4]方式,在此电路板上,到电路板上器件的电源线和地线彼此靠近,所以这种布线方式可以减少电路板上或电路板外的辐射噪声在环路上感应电压的可能性。

4 去耦电容的选取与放置

PCB设计的常规做法之一是在电路板的各个关键部位配置适当的去耦电容[4]。

去耦电容的一般配置原则是:

1)电源输入端跨接10～100uf 的电解电容。如有可能,接100uf以上的更好。

2)电路板上每个集成电路的电源端都要对地并接一个0.01μF～0.1μF高频电容,以减小集成电路对电源的影响,如遇电路板空隙不够,可每4～8个集成电路布置一个1～10pF的电容。

3)对于抗干扰[6]能力弱、关断时电流变化大的元件和存储元器件,应该在集成电路电源和地线之间接入去耦电容。

4)电容的引线不要太长,特别是高频旁路电容不能带引线。

5 结束语

由于高速PCB的信号接地设计中存在接地噪声及电磁辐射的问题,本文提出了高速PCB的接地模型,并就在高速PCB的实际设计中提出了一些解决和注意的问题,并在实际设计中进行应用验证,先后设计了10多块6层至14层的高速PCB,并通过电磁兼容、信号完整性以及可靠性应用测试。

摘要：本文针对高速PCB板信号接地设计中存在接地噪声及电磁辐射等问题,提出了高速PCB接地模型,并从PCB设计中布线策略的分析和去耦电容的使用等几个方面讨论了解决高速PCB板的接地噪声和电磁辐射问题的方法。

关键词：高速电路板,电磁兼容,抗干扰,去耦电容

参考文献

[1]　郭银景,吕文红,唐富华等.电磁兼容原理及应用教程.北京:清华大学出版社,2004:1-5.

[2]　吴建辉,茅洁.射频电路PCB设计.电子工艺技术,2003,(1):19-21,26.

[3]　陈伟,姚天任,黄秋元等.基于信号完整性理论的PCB仿真设计与分析研究.武汉理工大学学报,2005,(4):273-276.

[4]　Bonnie C.Baker.PCB布线设计[J].电子设计应用,2003,(11):22-24.

[5]　张海龙.去耦电容在高速PCB中的应用.可靠性分析与研究,2004,(9):51-53,55.

基于PCB布线的电磁场仿真 第4篇

1 方案论证

研究PCB电路板的电磁场分布情况, 对改进产品的EMC性能具有十分重要的意义。在算法分析, 方案论证阶段, 经过多方调研, 发现对于PCB板级的电磁场仿真的方法有多种, 例如:矩量法, 有限时域差分算法等。还搜集了一系列相关软件如:Zeland ie3d、Microwave office、Ansoft designer等, 下面详细对各个软件的方法、原理和优缺点进行介绍: (1) Zeland ie3d:Zeland软件公司开发的软件中, IE3D是一个基于矩量法的电磁场仿真工具, 其仿真结果包括S、Y、Z参数, 电流分布, 近场分布和辐射方向图, 远场分布等, 应用范围主要是在微波射频电路、多层印刷电路板、平面微带天线设计的分析与设计。

(2) Apsim FDTD:Apsim FDTD是一个采用"有限时域差分"算法的三维全波电磁场仿真器。它将二次、三次场等都准确仿真出来, 比静态的二维、三维TEM方法大大地提高了精度。

(3) Microwave Office:Microwave Office是一针对微波混合、模块以及MMIC (单片式微波/毫米波集成电路) 设计的线性与非线性之完整解决方案, 注重于参数的仿真。

(4) Ansoft designer:Ansoft公司的仿真工具能够从三维场求解的角度出发, 对PCB设计的信号完整性问题进行动态仿真, 但其远场的分布效果不是很理想, 没有具体的仿真分贝标志。

通过具体使用和详细分析后, IE3D可以解决多层介质环境下的三维金属结构的电流分布问题。它利用积分的方式求解Maxwell方程组, 从而解决电磁波的效应、不连续性效应、耦合效应和辐射效应问题。IE3D电磁仿真的一个优点是用户可获得被仿真结构的场和电流分布, 对电路和天线设计者来说, 结构的电流和场分布很有价值, 可选择为电流分布建立数据文件。仿真结果还包括s-、y-、z-参数和辐射方向图, 仿真分贝标志等。所以仿真后的结果更加直观, 并且易于理解。

因此, 本论文采用"平面和三维电磁场仿真与优化软件包——IE3D"来对EMC规则进行分析、验证。

2 PCB的EMC规则分析

本文就针对双面印制板面上信号线的走线布局、长度、电源线的布置等与电磁兼容性相关问题进行具体地仿真分析, 并相应地给出具体措施。

2.1 控制EMC应采用的具体方法

(1) 防止信号线在不同层间形成自环。在多层板设计中容易发生此类问题, 自环将引起辐射干扰。对其进行电磁场仿真, 结果如下:

结论:图1 (b) 的布线方式是符合EMC问题的, 信号线不可形成自环。

(2) 走线长度控制规则即短线规则, 在设计时应该尽量让布线长度尽量短, 以减少走线长度带来的干扰问题, 特别是一些重要信号线, 如时钟线, 务必将其振荡器放在离器件很近的地方。

对其进行电磁场仿真, 结果如下:

结论:设计时应该尽量让布线长度尽量短。

2.2 电源线设计

要注意以下几点:

(1) 根据印制线路板电流的大小, 尽量加粗电源线宽度, 减少环路电阻。同时使电源线、地线的走向和数据传递的方向一致, 这样有助于增强抗噪声能力, 如图3 (a) 所示。

(2) 值得一提的是, 尽量选用电源引脚与地引脚靠得较近的集成块, 如图3 (b) 、 (c) 。尽量不使用芯片座, 选用贴片集成块, 可以进一步减小去耦电容的供电回路面积, 有利于实现电磁兼容。

结语

在此, 希望本设计能给予正在从事产品EMC设计可靠性的工程师、对EMC问题感兴趣的朋友们提供解决此类问题的新思路与新方法。

摘要：本文介绍了印制电路板 (PCB) 设计中经常遇到的一些电磁兼容性问题。通过PCB布线的电磁场仿真图, 直观地对其EMC规则进行分析。从信号线的走线布局、长度、电源线的布置等方面详细讨论了印制电路板设计中抑制干扰及实现电磁兼容的方法。PCB电路设计工程师在电路设计之初运用这些原则规范能够很好的解决布线的电磁干扰问题。

关键词：电磁场仿真分析,电磁兼容性 (EMC) ,Zeland ie3d软件

参考文献

[1]钱振宇.电磁兼容性的标准体系.电子产品世界, 1999, 02.

[2]Zeland Software, Inc.IE3D用户手册.发布号9.2, 2002.

[3]TDA8902J数字功放电路及抗干扰设计.自动化在线, 2011, 12.

电子电路中PCB布线难点技术分析 第5篇

一台性能优良的电子变换器, 除选择高质量的元器件、合理的电路外, 印刷电路板的组件布局结构和电气联机方向的正确设计选择也是决定开关变换器能否可靠工作的关键因素。对同一种组件和参数的电路, 由于组件布局结构和电气联机方向的不同会产生不同的结果, 并且可能存在很大的差异。因此, 必须把如何正确设计印刷电路板组件布局结构和选择布线方向与整体仪器的工艺结构联合起来考虑。合理的工艺结构既可以消除因布线不当而产生的噪声干扰, 还便于应用时的安装、调试与检修等。

本文主要分析常用电子电路中PCB布线的几个难点技术, 以供开关变换器设计者参考。

1 基本电子电路

最基本的电子电路有3种:boost、buck、buck-boost。这3种拓扑取决于电感的链接方式, 设置合适的参考地后, 可以得到3个不同的端子:输入端、输出端和地端。如图l所示, 若电感一端与地相连, 则得到buck-boost电路;若电感与输入端相连, 则得到boost电路;若电感与输出端相连, 则得到buck电路。

2 开关节点问题

在开关器件与二极管之间设置的电感电流换流节点称之为开关节点。电流从电感流入此节点, 根据开关状态不同而流入开关或者二极管。任何DC-DC变换器拓扑均有此节点, 由二极管参与构成的节点可防止巨大的电压尖峰产生。节点电流在开关和二极管之间进行转换, 因此二极管需要周期性地转换状态, 在开关导通时加反向电压, 而在其关断期间加正向电压。因此, 节点电压来回振荡, 将一示波器探头连接于此节点, 探头地接于此拓扑电路的地, 所得电压波形为方波。此波形与电感电压波形极为相似, 不同之处在于此电压在正电压范围变化, 变化幅度由电路拓扑决定。

实际设计PCB时需要特别注意防止在开关节点处布过多铜丝, 否则它可能成为一个电磁场天线, 向四周辐射射频干扰, 输出导线会吸收此干扰并直接传递到输出。

所有集成IC的开关均与其控制部分封装在一起, 这样虽然应用方便且价格便宜, 但是通常集成IC对走线寄生电感所产生的噪声更敏感。这是因为集成IC功率级开关节点仅是该IC本身的输出引脚, 该引脚将开关节点产生的高频噪声直接传递到控制部分, 导致控制失常。

3 PCB走线的宽度、厚度与电感的关系

对于长度为l、直径为d的导线, 其电感值可由如下公式表示:

式中, l为导线长度;d为导线直径。

PCB走线电感的计算公式与导线电感公式区别不大, 由如下公式表示:

式中, l为走线长度;ω为走线宽度。

需要注意的是PCB走线电感基本与覆铜厚度无关。从以上对数关系可以看出, 若PCB走线长度减小一半, 则其电感值也减小一半;但走线宽度必须增加10倍才能使其电感值减小一半。即仅增加走线宽度用处不大, 要减少电感应使走线尽量地短。

过孔电感由如下公式计算:

式中, h为过孔深度 (mm) , 一般h=板厚, 通常为1.4～1.6 mm;d为过孔直径 (mm) 。

1.6 mm厚、直径为0.4 mm的过孔电感为1.2 n H。虽然不大, 但实际证明它也影响开关IC的工作, 特别是在使用MOSFET时。因此, 必须使用一输入陶瓷电容为IC解耦, 一定要注意该电容应尽可能靠近IC引脚与PCB连接处, 并且在该电容与IC引脚焊点之间不能有过孔连接。

事实上, 增加某些走线的宽度对电路工作可能是不利的。例如, 对正输入正输出buck变换器, 从开关节点到二极管的走线电压是变化的。任何带有变动电压的导体, 不管它流过电流的大小, 只要其尺寸足够大就会形成E型天线。因此, 应该减少开关节点处的走线面积, 而非增加它。这就是为什么要避免不当的“铜滥”的原因。唯一允许大面积覆铜的电压节点就是接地点或外壳接地点, 其他走线 (包括输入电源母线) 都可能因寄生高频噪声而产生严重辐射效应。

减小电感的最好方法是减小长度, 而不是增加宽度。若由于某些原因, 走线长度不能进一步减小, 则可以通过将电流前行和返回走线并行的方法来减小电感。电感之所以出现是因为它们存储了磁能量, 该能量存在于磁场中。反过来讲, 如果磁场消失, 则电感也消失。通过将2条电流走线平行布置可以使磁场大大削弱, 这是因为流过它们的电流大小相等、方向相反。这2条平行走线在PCB的同一面上时要靠得非常近。若使用双面PCB, 最好的办法是将2条平行走线置于板的两面或者相邻层的相对位置。为加强互耦以消去磁场, 这些走线应该尽量宽些。对于大功率离线反激式变换器, 二次侧走线的电感会反射到一次侧, 从而极大地增加一次等效漏感, 使效率降低。当要应付较大的电流而需并联多个输出电容时, 这种情况就更为严重, 但仍可利用消去磁场的方法来减小电感。

从产生噪声的观点来看, 对所有拓扑, 电感均不处于关键路径, 因此不必过多担心它的布线。但要考虑电感产生的电磁场, 它会影响附近的电路及敏感走线, 同样会产生问题。因此, 在一般情况下, 若成本允许, 最好使用屏蔽电感来解决这个问题。若条件不允许, 应将其置于远离IC处, 特别要远离反馈走线。

4 电子电路中PCB的几个关键走线

在开关转换期间, 某些走线的电流会瞬间停止, 而另一些走线电流同时瞬间导通, 它们均在开关转换时间的100 ns之内发生, 这些走线被认为是开关变换器PCB布线的关键走线, 它们的布线应该宽而短。每个开关转换瞬间, 这些走线中都产生很高的di/dt, 这个线路都混杂着细小但不低的电压尖峰, 这主要是由寄生电感产生的电压U=Ldi/dt引起的。根据经验, 每英寸走线的寄生电感约为20 n H。MOSFET比BJT转换速度更高, MOSFET的开关转换时间为10～50 ns, 而BJT一般为100～150 ns。由于它们在其PCB关键走线中产生更高的di/dt, 采用MOSFET开关的变换器将产生更恶劣的尖峰。噪声尖峰一旦产生, 不仅会传递到输入、输出, 影响变换器性能, 而且还能渗透到IC控制单元, 使控制功能失稳失常, 甚至使控制的限流功能失效, 导致灾难性后果。噪声尖峰几乎是观察不到的, 这是因为:首先, 各种寄生参数一定程度上帮助吸收尖峰噪声;其次, 用示波器探头观察时, 探头自身10～20 p F的电容也能吸收该类尖峰, 从而使观察者看不到任何显著信息;另外, 探头感应了太多空气传播的开关噪声, 使观察者难以确定所看到的到底是什么。

对于buck和buck-boost电路, 输入电容也处于关键路径中, 这意味着在这些拓扑中功率级需要有良好的输入解耦装置。因此, 除了功率级所需要的大容量电容 (通常是大容量钽电或铝电解电容) 外, 还应在开关的电源侧与最靠近开关的地端之间接入一小容量陶瓷电容, 约0.1～1μF。对于boost和buck-boost电路, 输出电容也处于关键路径中。因此, 其电路电容和二极管应尽量靠近控制IC, 在该电容两端并联一个陶瓷电容是有利的, 但要求它不会引起环路不稳定。

对buck电路, 应注意虽然要求输出二极管尽量靠近IC/开关, 但对输出电容却没有严格要求, 这是因为电感的存在使得该路径电流平滑。若用一陶瓷电容与输出电容并联, 则只是为了进一步降低输出高频噪声和输出纹波。但该做法并不可靠, 特别是对于电压控制模式, 当输出电容等效串联电阻 (ESR) 值变得太小 (小于100 mΩ) 时, 可能造成环路严重不稳定。

对所有拓扑结构, 二极管都处于关键路径。二极管连接开关节点, 并通过节点直接连接到开关IC内部。对开关IC, 当buck变换器布线造成二极管距离IC太远时, 可通过在开关点与地之间 (跨过二极管, 靠近IC) 并联一个小型RC缓冲器来进行后级调整。该RC缓冲电路由一个10～100Ω的电阻 (最好为低感型) 与一个约0.47～2.2 n F的电容 (最好为陶瓷电容) 串联组成。要注意电阻功耗为P=CU2inf, 所以不仅电阻瓦数应选合适, 电容容值也不能随意增加, 以避免效率损失太多。

5 多层板的地

对多层板, 通常的做法是将全部一层作为地。一些在这方面有经验的人认为, 该方法能够解决很多问题。已知每个信号都有回路, 随着谐波增高, 电流将不是沿着直流电阻最小的那条路径返回, 而是沿着地对应电感最小的路径, 甚至是“之”字形路径返回。因此, 通过设置一层地, 就能给返回电流提供阻抗最小的路径, 至于是直流电阻最小还是感抗最小, 则取决于谐波频率。地还能容性地吸收其上层走线的噪声, 从而一定程度上减少噪声和电磁干扰。但若不小心也会造成辐射, 这种情况可能在耦合了太多走线噪声时发生。地并非十全十美, 吸收了噪声, 它就会受到影响, 特别是铜皮很薄时情况更为严重。若地为建立热岛或为其他形式路径, 被分割为不规则的图形, 电流流动方式就会变得不规则, 地上的返回路径将不能直接对应其前向走线。此时, 地也起鱼骨天线的作用, 产生EMI。

6 散热问题分析

电力电子变换器在设计时除了整机的热设计外, PCB板的热设计也十分重要。对于散热, 并非铜皮面积越大越好, 铜皮较薄时更是如此。使用1 in2 (645 mm2) 以上的铜皮面积散热比已经不高, 但对覆铜厚度为2.8 mil (71μm) 或更厚的覆铜板铜面积可增大到3 in2 (1 935 mm2) , 超过以上限制则需使用外部散热器。功率器件表面与大气的实际热阻大约为30℃/W, 即IC内部每消耗1 W温度升高30℃。

应该指出, 热量并非都是从铜皮表面散失掉的。常用于SMT (表面处理技术) 的板材粘层为环氧树脂FR4, 它是很好的导热材料。安装器件的一面产生的热量可通过FR4传递到板的另一面, 该表面接触空气可帮助降低热阻。因此, 即使在板的另一面设置铜平面, 同样也有散热效果, 但只可以减小10%～20%的热阻。注意该背面的铜表面并不需要与散热器件同电位, 它可以是公共地的铜表面。还有一种可以大幅度减小热阻的方法, 它利用一排小过孔 (也称“热孔”) 将器件产生的热量从PCB的一面传到另一面, 这样可以减小约50%～70%的热阻。若使用热孔, 其孔径应很小, 内径为0.3～0.33 mm, 这样可在过孔电镀过程中将它们填满。热孔太大会在波峰焊时产生焊芯, 从而使孔中吸入大量焊锡, 容易使孔附近器件产生虚焊点。对散热区域, 热孔的间距一般为l～1.2 mm, 功率器件的周边、近旁甚至散热片下方, 都可以设置这类热孔网络以实现散热。

7 结语

本文讨论的大多数关于布线的建议与措施, 都能确保电力电子变换器的基本功能和基本性能。作为电力电子电路设计人员, 应首先了解变换器主电路电流的流向, 从而识别出PCB中有麻烦的或者关键的走线, 必须特别注意这些走线的布线。这些走线的判定随拓扑结构的不同而不同, 因此, 不能用设计buck电路的方法来设计buck-boost电路PCB, 它们的规律有很大差别, 而很多PCB布线人员并不清楚这一点。所以, 电源设计人员最好亲自布线或用心指导PCB布线人员。

参考文献

[1]毛楠, 孙瑛.电子电路抗干扰实用技术[M].北京:国防工业出版社, 1996

[2]周琛.开关电源PCB排版基本要点[J].电源技术应用, 2005 (9) :23～31

[3]安宗权, 汪云祥.PCB排版对提高单片机应用系统可靠性的研究[J].安徽工程科技学院学报, 2002, 17 (3) :34～37

[4]王兆安, 黄俊.电力电子技术[M].第4版.北京:机械工业出版社, 2000

[5]张占松, 蔡宣三.开关电源的原理与设计[M].北京:电子工业出版社, 2002

[6]刘胜利.现代高频开关电源实用技术[M].北京:电子工业出版社, 2001

PCB布线 第6篇

PCB布线有人工布线与自动布线两种,人工布线设计比较灵活,简单的印制电路板大多数使用人工布线。随着集成电路的发展特别是中、大规模集成电路(VLSI)的广泛使用,PCB自动布线应运而生,国内外学者们在这方面做了大量的研究工作。PCB布线情形复杂多变,但根据面向的布线区域来划分。典型模型包括两边通道布线模型、开关盒布线模型和区域布线模型。常见的通道布线算法有左边算法、狗腿算法、合并算法、贪婪算法、层次式叠代算法等。区域布线主要有有网格的Lee算法[1](也就是我们常说的迷宫算法)跟线探索法[2],其中线探索法属Mikami和Hightower两个算法最为经典。

近代随着仿生学的蓬勃发展,人工智能优化算法也应运而生,如遗传算法[3]、模拟退火算法[4]、蚁群算法[5]、人工神经网络法[6]、粒子群算法[7]等。并且一些算法已经非常成熟,在PCB布线上也得到了很好的应用。跟传统方法比,它们精度高、速度快,搜索结果优。本文介绍的是人工免疫算法在P C B布线上的应用和改进。

2 PCB布线路径计算的数学模型

P C B单层板布线路径计算问题属于二维空间度约束下的曼哈顿距离Steiner最优树问题。曼哈顿距离Steiner最优树是指对给定平面上的原点集P(也称正则点集),引入辅助点集S(称S点集),使得连接P∪S的生成树最小化[8,9],如图1所示:

现设G(V,E,W)为赋权的无向图,V为顶点集,V=P∪S,其中,集合P={1,2,,n-1,n}为原点集合中元素的索引集,集合S={n+1,n+2,,2n-3,2n-2}为S点集合中元素的索引集。E为边集,W为网络的权矩阵,W=[Wij]nn,其中当i=j时,Wij=∞,设各顶点的度约束为bi(i=1,2,,n),定义(i,j)为图G中的一条边,i,j∈V且i

在PCB布线系统中,P为须连接的等电位点的集合;S为导线所经过的引脚与通孔间或通孔与通孔间连接点的集合。约束条件(1)说明所有的点都应存在于二维的曼哈顿空间中。约束条件(2)限制每个辅助点的度不能大于4,约束条件(3)为原点必须满足的度约束限制,约束条件(4)和(5)保证所求得的为一棵生成树。

3 度约束下的二维曼哈顿距离Steiner最优树的算法思想及实现问题

针对PCB布线过程中零件和引脚等的布局特点,度约束下的二维曼哈顿距离Steiner树,有几个基本性质:

性质1设由n各原点所围成的区域为凸包,则所有s点都必定包含在凸包内。

性质2任何一个s顶点的关联边不能多于4条。

由性质1可知,任意s点都被局限于由原点构成的凸包内,则s点的搜索范围即可确定,将其限制在由原点坐标围成的矩形区域Z内。求二维的曼哈顿距离Steiner树主要有两点:一是确定s点的数目与位置,二是检查在添加s点后树的总权值是否比添加s点前的更小以及s的度是否超过4,如果不满足则需要重新确定s点的数目和位置[10]。

由于Steiner最优树问题是NP难题,精确算法的计算量将随问题规模的增大呈指数增长,因此并不适于实际应用。而启发式算法虽然在绝大多数情况下不能得到最优Steiner树,但它们却能在较短时间内找到接近最优的准Steiner最优树,因此求解该问题的现实有效途径就是寻找近似或启发式算法。鉴于最小生成树与Steiner最优树非常相似,因此本文用到的免疫算法就是基于最小生成树的。

4 免疫算法在PCB布线系统上的应用

免疫算法[11]的思想主要是在合理提取疫苗的基础上,通过接种疫苗和免疫选择两个操作步骤完成的,前者是为了提高适应度,后者则为了防止群体的退化。

4.1 抗体的编码

抗体是所有等电位点的任意排列,它是通过随机数产生的,实数编码表示的范围较大,且不需要复杂的编码和解码过程,可以有效的减少算法的时间复杂度,从而提高了算法的收敛性,所以本文中抗体采用实数编码的编码方式。

4.2 适应度函数

免疫算法基本原理应用在P C B中是求解遍历完系统中所有等电位点时所构成的非闭合环路的总长度最短问题。或者说搜索整数子集X={1,2,,n}(X的元素表示对n个等电位点的编号)的一个排列表示等电位点vi到等电位点vi+1的距离。考虑到问题分析的直观性及求解问题的简便性,此处选用

作为本问题的适应度函数。

4.3 疫苗提取

考虑到算法的有效性及快速收敛性,疫苗根据先验知识直接提取。在提取疫苗之前,必须把任意两个等电位节点距离存储起来,这里采用邻接矩阵的形式进行存储。我们以(1,4),(3,8),(19,6),(17,1)四点为例,节点标号依次记为0、1、2、3。在本文中我们采用Manhattan距离,得到关于这四个等电位节点的距离邻接矩阵为

显然,该矩阵是一个对称矩阵,即wij=wji。存储时,为了节省空间,可以用上三角或者下三角,本文在编程中使用后者。

在邻接矩阵中,采用两个for循环找出所有等电位点的最短距离点,则最短距离的这两个点的组合就是要提取的疫苗之一。例如,距离等电位点1最短的点有等电位点4和等电位点8,那么(1,4),(1,8)就是其中的两个疫苗。

4.4 疫苗注射和免疫选择

疫苗注射前,首先要根据疫苗信息在抗体中找到注射的位置,由于疫苗的形式是(i,j),所以注射有四种可能性,前两种在元素为i的位置前或后注射j,后两种是在元素为j的位置前或后注射i。接下来进行免疫检测,注射疫苗后若优于父代,用子代替换,否则,仍用父代。

4.5 交叉算子

采用两点交叉作为交叉方式,其中交叉点的位置分别为低位点和高位点并通过随机确定,首先父代1和父代2交换低位点至高位点的元素,接着把高位点至末端的的元素放在各自的首位前,形成新的父代,然后用已交换的元素去擦除新父代1和新父代2中的相同元素,最后按低位点和高位点的要求抽取交换元素集外的元素放在交换元素集的前面和后面。这样就生成了子代1和子代2。

4.6 变异算子

变异是通过随机产生的元素跟变异位置原有的元素交换实现的,其中,有的抗体所有元素都可能会发生变异。

4.7 免疫算法的流程

1)初始化,随机产生一个群体规模为N0的抗体集。

2)疫苗提取。找出并储存距离最短的等电位点组合。

3)计算每个抗体的适应度,保存路径最短的抗体。

4)判断当前迭代次数是否大于进化代数,若大于,则转到10,否则继续。

5)交叉操作,随机选取适应度最高的抗体外的父代抗体进行两两交叉。

6)按给定的变异概率对每个抗体进行变异操作。

7)注射疫苗和免疫选择(合称为免疫算子)。

8)保存当前最优抗体及其对应的适应度。

9)迭代次数加1,并转到步骤4。

10)输出历史最优抗体及其对应的适应度,并结束程序。

免疫算法对应的流程图2如下:

5 实验数据分析和仿真界面图

5.1 数据分析

由于参数大小的选择会影响到寻优结果以及算法寻优的速度,所以参数的选定至关重要,以下就是针对交叉率、变异率、迭代次数不同对30个等电位点所进行的数据采集分析。

由表1、表2和表3可知,要想得到最小寻优结果即最短路径,交叉率取0.5,变异率取0.005迭代次数取1000较为合适。

5.2 仿真界面图

在初始群体规模N0=201,交叉概率Pc=0.5,变异概率Pm=0.005,迭代次数Nc=1000时,15个布线等电位点的仿真模拟图3如图所示。

当在其他参数不变,30和40个布线等电位点的仿真模拟图4和图5如图所示。

通过仿真图我们可以看出,随着等电位点数的不断增加,该算法仍能快速找到最短路径。

6 结束语

本文对PCB单层板布线进行研究,根据板上等电位点分布特点,对问题进行分析,选用一种智能算法免疫算法来解决单层板布线路径计算问题,仿真结果表明,该算法能较快的找到最短路径,具有一定的实际使用价值。下一步可以跟其他智能算法结合起来进行寻优,使运行结果更接近Steiner最优树。

参考文献

[1]A.HASHIMOTO AND J.STEVENS.Wire Rout-ing by Optimization Channel Assignment Within LargeApertures[C].Proceedings of the 8th Automation Workshop,1971,155-169.

[2]D.DEUTSEH.A Dogleg Channel Router[C].Proeeedings of 13th Design Automation Conference,2006,425-433.

[3]刘晓路.改进的遗传算法及其在TSP问题中的应用与研究[D].哈尔滨:哈尔滨理工大学.2011.

[4]辛振铭.一种改进的模拟退火算法在TSP问题中的研究与应用[D].长春:东北师范大学,2010.

[5]司马义买买提.蚁群算法在组合优化问题中的若干应用及其收敛性研究[D].上海:上海交通大学,2008.

[6]单潮龙,马伟明,贲可荣等.BP人工神经网络的应用及其实现技术[J].海军工程大学学报,2000,33(4):123-127.

[7]裴胜玉,周永权,罗淇方.信息熵协进化粒子群算法[J].计算机工程与应用,2011,47(3):225-228.

[8]李海军,严晓浪,马琪.一种有效的VLSI平面时钟布线算法[J].电路与系统学报,2003,4(8):64-67.

[9]金慧敏,马良,王周缅.欧氏Steiner最小树的智能优化算法[J].计算机工程,2006,32(10):201-203.

[10]张瑾,丁爱萍,马良.度约束欧氏Steiner最小树问题及其求解[J].上海理工大学学报,2008,30(5):444-448.

PCB布线 第7篇

1 原理图的设计

原理图设计是PCB板设计的基础, 在现实生活中, 有人为了图方便, 就直接去画PCB板, 不按流程来, 结果造成设计的电路错误百出。 在画原理图的时候, 一定要养成一个好习惯, 按章程办事, 按次序设计。 首先, 一定要保证电气性能连接正确, 确保电路图绘制正;其次, 分层设计时, 特别注意各个部件能连成一个整体, 这对后面的布线工作意义重大。

2 元件和网络的加载

在加载元件之前, 我们首先要保证PCB板的边框大小合适, 免得以后会出现安装问题。其次, 要确保组件放置的适用性, 方便布线。边界的确定、网络组件和组件之间的连接加载到框架。在这个过程中, 必须注意包装形式元素, 因为组件封装代表组件的外观和焊盘的形状大小等, 正确的封装形式有利于后面的电路板的正确性。

3 PCB设计规则和布线原则

3.1 PCB的设计规则和限制性因素

PCB的设计布线是一项非常甚微的工作, 因为它专业性强, 要确保在最短的时间内做出最合理的布线设计, 必须遵守一定的规则, 坚持科学、合理布线的原则, 并确保设计和施工的限制性条件。接下来, 要考虑打印线宽度和孔的最大数量, 并行性, 和各种因素的相互影响, 综合深入分析, 并结合各种布线工具的性能综合探究, 做出科学合理的设计, 保证布线的顺利高效完成。

3.2 自动布线的设计要点原则

(1) 首先, 布线过程中可以对布线的位置在必要时候作出细微的变化, 并结合实际情况, 选择使用多种路径的布线方法。其次, 要坚持布线的基本规程, 在设计过程中, 对不同的布线层, 印制线的质量, 宽度, 以及各种类型各异的盲孔, 埋孔作出试用, 并记录各种不同的试用结果, 进行数据统计分析, 探究各种因素对设计布线结果的作用。

(2) 在进行对印制线和过孔的探究之后, 要采用先进科学的布线工具, 并应用布线工具结合实际情况对开始默认的网络适当做出调整。同时, 在整个印制线设计和布线过程中, 信号和布线工具的自由度有着密切的关系, 信号重要性越小, 布线工具受到的限制便会越小, 自由度就会越高。

4 PCB设计流程和布线技巧分析

4.1 PCB设计流程

PCB的流程设计如图1 所示, 首先是制作原理图也就是根据设计制作原理图, 并对原理图进行调试, 直到ECR编译通过, 通过后产生网络表, 并制作物理边框, 封闭的物理边框元件布局、走线基本平台, 自动布局起着约束作用, 这是整个流程中重要的环节, 之后便是要将元件和网络引入, 并开始元件的布局, 注意元件的通风散热, 并采取科学合理的放置顺序。

4.2 PCB布线技巧研究

4.2.1 PCB层数的确定

电路板尺寸和布线层数需要在设计初始阶段就确定下来。布线层的数量以及层叠 (stack-up) 方式会直接影响到印制线的布线和阻抗。板的大小有助于确定层叠方式和印制线宽度, 达到预期的设计效果。目前多层板之间的成本差别很小, 在开始设计时最好采用较多的电路层并使敷铜均匀分布。

4.2.2 组件的布局

组件的布局是布线中比较关键的环节, 布局会受到可制造性设计规则的限制, 在装配单位要求可以元件的移动时候, 便于电路的优化组合, 便于实施布线的自动化, 图2 即是在相同的组件下, 不同的布局策略。一般而言, 组件的布局要重点关注几个关键点, 首先, 在电源线的布置过程, 在PCB布局中要把电源的退耦电路安排在相关电路附近, 避免和电源相近, 其次, 电路内部的电流方向安排, 要坚持按照优先级来进行供电, 比如从最后一级到最前面一级的开始供电, 一般而言, 电源的滤波电容会设计在最后最末尾的一级, 最后是对主流电流通道的设计, 要在印制导线上设计电流的缺口, 方便后续调试和监测。

4.2.3 扇出设计

在扇出设计阶段, 表面贴装器件的每一个引脚至少应有一个过孔, 以便在需要更多的连接时, 电路板能够进行内层连接、在线测试和电路再处理。为了使自动布线工具效率最高, 一定要尽可能使用最大的过孔尺寸和印制线, 间隔设置为50mil较为理想。

4.2.4 手动布线以及关键信号的处理

手动布线是在整个印制板电路设计布线中的重要环节之一。通过手动布线可以让自动布线工具能更方便更顺利的实施自动布线过程, 在手动布线中, 手动选出网络, 并加以固定, 有利于形成自动布线的可靠布线路径。

4.2.5 自动布线技术

对关键信号的布线需要考虑在布线时控制一些电参数, 比如减小分布电感等, 在了解自动布线工具有哪些输入参数以及输入参数对布线的影响后, 自动布线的质量在一定程度上得到保证。

在对信号进行自动布线时应该采用通用规则。

5 结语

伴随着经济的发展, 生产工作中对电路的稳定性和和PCB设计布线的要求越来越高, 因此, 设计施工人员要不断提高自身专业素质, 研究布线技能, 本着严谨, 科学的设计态度, 认真负责进行布线设计, 促进PCB更好的服务于社会经济的发展和人们生活水平的提高。

参考文献

[1]周涛, 姚炯辉.对高频PCB设计的研究[J].电子工程师, 2011 (11) .

[2]李胜章, 龚利平.基于DXP的PCB布线技巧探索[J].科技信息 (学术版) , 2008 (07) .

PCB布线 第8篇

1传输线与反射

1.1反射原理

反射产生的根本原因是互联线的阻抗有不连续的点。信号以电磁波的形式在走线中传输的过程中,假设经过了2个阻抗不同的区域,交界面两侧的瞬态阻抗分别为Z1和Z2,如图1所示。那么在交界面处,信号除了沿原方向传播外,还会有部分信号沿相反的方向返回信号源端[3,4]。式(1)表征的为反射信号与入射信号的幅值之比,即反射系数:

式中:Vreflected表示反射电压幅值;Vincident表示入射电压幅值。

1.2容性突变与感性突变

对于式(1),当阻抗为电阻性阻抗不连续时,在阻抗不连续点两侧的阻抗值都是固定的,因而反射系数也是恒定的。而当阻抗为容性或感性不连续时,信号得到的阻抗却是随时间变化的,因而反射系数也是变化的。

在如图2(a)所示的RC电路中,电容随着电压的变化充放电,电容两端的电压随时间变化。假设高电平电压幅度A,则电容两端的电压可表示为:

式中:τ = RC为电路的时间常数。流过电容的电流为:

因此,电容的阻抗可表示为:

反射系数可表示为:

由公式可看出,在上电的瞬间,电容的阻抗为0,电容两端的电压迅速上升,充电电流很大;随着电容充电, 阻抗变为无穷大,最终相当于开路。图2(b)中比较了电路中无负载电容和有负载电容时的输出电压的瞬态变化,由于电容的作用,输出电压的上升时间明显变缓。在高速电路中,输入电压的上升沿变换迅速,电容引起的时延如果超过了信号的上升时间,将引起信号沿变化变缓、延时等问题[3,4,5]。

在图3(a)所示的RL电路中,在激励源产生瞬变的电平变化时,通过电感的电流可表示为:

式中:τ = L /R为电路的时间常数;A为高电平的幅值。 则电感两端的电压可表示为:

电感的阻值可表示为:

反射系数可表示为:

由公式可以看出,在上电的瞬间,反射系数为+1,相当于开路,使得反射信号与入射信号叠加,出现一个波峰。随后信号电压按指数规律迅速下降,最终反射系数为-1时反射结束,电感处相当于短路。如图3(b)为电路中有电感与无电感负载时的输出电压瞬态变化值,电感的存在使得输出端电压产生类似于噪声一样的波峰, 如果上冲的幅度过大、电压变化频繁,将影响实际电路的正常工作,甚至引起信号误判[3,4,5]。

2不连续结构的电学仿真

本文基于一款光电转换系统的设计中所遇到的电学问题,对布线过程中遇到的不连续结构进行信号完整性研究,得出相关的仿真和优化结论。系统中测试板使用的普通FR4材料,介电常数为4.4,损耗角为0.02。叠层结构为图4(a)中所示的8层板,表层为信号层,主要的信号走线均为差分线,阻抗匹配后的线型为图4(b) 中所示。本节后续的仿真均以图4中的叠层和线型在HFSS软件中进行建模。

2.1过孔影响因素仿真分析

过孔通常为中空的圆柱体,在信号层用于连接信号走线的圆盘结构为焊盘,平面层上为避让过孔挖空的部分称为反焊盘。图5为过孔结构示意图[3]。

2.1.1过孔寄生电容效应

式(10)为表征金属铜过孔寄生电容的通用公式:

式中:C代表过孔的寄生电容,单位为p F;D1为焊盘直径;D2为反焊盘直径;εr为板材的相对介电常数;T为板材厚度,单位均为inch。

由式(10)可知,焊盘和反焊盘的直径大小直接影响过孔的阻抗。图6中为带过孔的差分走线在HFSS中的仿真结果比较,其中分别改变了焊盘和反焊盘的大小。

在板材介电常数和介质厚度固定的情况下,焊盘直径越大,焊盘与同一金属层之间的耦合作用越强,容性负载值越大,过孔整体的阻抗值越小;反焊盘直径增大, 将减少焊盘与金属平面之间的耦合作用,容性负载值减少,过孔的阻抗值将升高。当焊盘与反焊盘直径相近时 ,式(10)中的分母 近似为0,会产生大 量的寄生 电容。因此在实际传输线设计中,应在加工工艺许可的范围内,合理搭配焊盘与反焊盘的值。如果在非信号传输层也存在焊盘,也会增加寄生电容,在设计时可以将非功能性的焊盘去掉[6,7]。

2.1.2过孔寄生电感效应

式(11)为表征过孔寄生电感的通用公式:

式中:L代表过孔的寄生电感,单位为n H;h为过孔长度;d为过孔直径,单位均为inch。

由式(11)可知,过孔的寄生电感主要来源于电感本身的结构,大孔径、连接的线路层距离越近,电感值越小。同寄生电容值相比,电感的影响要小得多,而且受限于加工工艺和布线设计,可调节和优化的空间也较少。但在高频信号中,较大的过孔寄生电感将严重影响旁路电容对电源和地平面之间的去耦作用。信号自动寻找最小电感路径进行回流,若过孔电感过大,高频信号会通过电感引起串扰并且影响电源完整性。除此以外,如果除了传输层之间的部分有过孔外,还有引申的到其他层的残桩,也会增加过孔的寄生电感,降低过孔的阻抗值。而且在高频时,残桩容易引起谐振,增加损耗[7]。图7中对4种差分线进行了比较,分别为:无过孔的微带差分线、有过孔的微带差分线、有过孔且有残桩的带状差分线和有过孔且无残桩的带状差分线。由图中可以 看出 ,2种微带线呈现出感性,种带状线呈容性。微带线中, 过孔的引入加大了阻抗的感性变化,引起损耗的增加。而带状线由于传输信号的过孔长度减小,有效自感大大减少,使得过孔呈现出容性。过孔残桩的存在除了影响过孔的阻抗之外,还会在末端形成四分之一波长谐振器,使得信号在谐振点衰减急剧增加,严重的会引起误码,难以消除,在实际系统电路设计中应尽量避免[8]。

2.2传输线上不同电容结构的影响

系统设计中,电容是常用的电路元件,如芯片端口处信号线的AC端接或AC耦合、电源和地平面间的去耦电容、隔直电容等。在信号传输过程中,电容焊盘的宽度通常会大于信号线的线宽,会引起容性失配。而电路中的焊盘、封装、 过孔、硅片等结构也会引入一定的寄生电容,对信号的传输引入不稳定的因素。在高速高频电路中,不合理的容性失配结构还有可能引起反射、谐振等现象[9]。

图8为差分信号线转表贴SMA头的传输线,为了进行信号的输入和输出需添加0402型号100 n F的电容, (a)中电容并排排列且在电容pad处直接进行了到单端的转接,出现了直角结构;(b)中在(a)的基础上,信号在电容后有一段过度后转为单端信号;(c)中将两个电容分开摆放。对图8中3种电容摆放方式分别进行了仿真比较,结果如图9所示。

由图9看出,图8(c)结构的传输性能最好,阻抗失真较小。在图8(a)和(b)中,由于电容的并排排列,导致电容焊盘之间也存在大量的寄生电感和寄生电容,而且与过孔距离较近,导致阻抗失配效应叠加[10]。

3测试结果

为了验证传输线不连续结构处的可靠性,在投板时附加了科邦线的制作,如图9所示,针对上节中的几种结构设计了测试结构并做了对比分析。

图10为科帮线的成品图,图11为几种差分线的测试结果对比,线性结构分别为微带线、带过孔的微带线和带过孔的带状线,长度均为7 cm。由测试结果可以看出,由于设计中的过孔结构不合理,引入了比较严重的阻抗不连续点,导致插入损耗的曲线中出现了下冲现象。如果出现下冲的频段在数字信号的有效带宽范围内,有可能会影响信号的二次或三次谐波[6]。对带有SMA结构的传输线,科邦线上也做了测试结构设计,有效长度10 cm左右,在靠近SMA附近有添加0402的电容。

图12为两块科邦板上各2条SMA结构的测试数据的比较,由图中可以看出,插损的曲线纹波较平缓,由于设计的传输线长度较大且不连续结构较多,回路损耗值较高。与图11中的曲线相比较,合理的电容阻抗匹配结构比过孔的影响要小的多,在实际系统设计中,应减少关键信号如时钟等进行过孔走线,并且尽可能地优化过孔自身的特性[10]。

4结语

本文针对设计中遇到的传输线上的过孔和电容结构进行建模仿真,对不同变量对传输线性能的影响进行具体分析,并给出了优化意见。通过对测试结构的对比分析,验证了相关的仿真和分析的结论。

摘要：在多层PCB布线中,过孔和电容是常见的不连续结构。信号线在不同平面间转换传输路径时,过孔与回流层之间的寄生电容与寄生电感将引起信号完整性的相关问题;而常用的传输线上的AC耦合电容等,引入了阻抗突变的结构,由此带来了反射等相关问题。通过对多层PCB上的过孔进行建模仿真,研究不同变量对过孔性能的影响趋势,以协助信号完整性问题的分析;通过对电容阻抗突变处进行不同形式的补偿,仿真和测试结果相验证,得到提高信号传输质量的解决方案。