I2接口范文

I2接口范文（精选4篇）

I2接口 第1篇

常规的图像采集处理系统利用图像采集卡采集图像到硬盘, 再利用计算机以软件方式完成图像处理分析的任务。由于目前计算机自身性能的限制, 完成数字图像处理的速度有限, 不能达到实时处理的目标。如果采用FPGA处理, 将会大大提高处理速度, 同时达到实时处理的目标;由于在摄像机端实现了图像信息的数字化, 因此图像抗干扰能力强, 图像的传输距离进一步增加。这里所做的工作是数据采集的一部分, 是后续图像处理的基础, 因此具有十分重要的意义。

1 I2C总线

图1为模拟I2C接口程序的基本框架[1]。程序接口用于与应用程序连接, 将应用程序的数据按照I2C协议的方式通过SDA传递给外部器件;时钟设置寄存器用于设置时钟信号;时钟产生模块产生4倍SCL频率的时钟信号, 它为位传输控制模块中所有同步动作提供触发信号;命令寄存器决定是否在总线上产生各种时序信号等;状态寄存器用来显示当前总线的状态;数据传输寄存器用于保存等待的数据;数据接收寄存器用于I2C总线接收到的最后一个字节内容;数据移位寄存器保存的数据总是与当前的数据传输相关的;字节传输控制模块以字节为单位控制数据传输;位传输控制模块以位为单位进行数据传输和产生各个I 2C协议命令。图2为I2C总线接口设计及程序流程图。I2C总线为双向同步串行总线, 分SDA (串行数据线) 和SCL (串行时钟线) 两种。

1.1 I2C总线接口设计的具体实现

I2C总线接口设计所需的编程模块有:位传输控制模块和字节传输控制模块[1]。编写以上2个模块时还要编写程序主体部分。程序主体部分完成与外部程序的接口;完成与总线上外部节点的连线;完成程序内部各个 ( I2C总线接口程序框架图中) 寄存器的构建;控制字节传输控制模块等功能[2]。

1.2 波形仿真测试图

在ModelSim中可以看到仿真的结果。I2C在SCL高电平期间发送单比特数据, 低电平期间允许总线上改变信号。图3～图5分别在SCL为高位“1”时, 读SDA上的数据, 在第9个SCL高电平期间发出应答信号。图中相关数据 (A0H, 01H, A5H, 5AH) 是编程时预先输入的地址数据, 仿真图验证了本设计程序的正确性。进一步说明I2C程序符合I2C协议的时序和数据格式, 可以实现模拟I2C协议的任务。进而完成了总线的接口设计。

2 SAA7113配置

2.1 SAA7113初始化配置值

在用FPGA来实现对SAA7113配置之前, 首先必须确定其内部各寄存器的配置值。SAA7113H有256个内部寄存器 (Subaddress:00～FFH) , 其中00H芯片版本信息寄存器是只读的。01H～05H是前端配置状态寄存器。06H～13H, 15H～17H是解码部分的工作方式配置寄存器。11H～13H是输出控制寄存器, 1FH是只读的解码状态寄存器。40H～60H, 60H～62H是行/场图像控制、状态寄存器, 用于设置VPO的数据格式等。内部寄存器14H, 18H～1EH, 20H～3FH及63H～FFH保留使用。在设计时SAA7113大部分寄存器的值采用其默认值“00H”, 以“01H”和“40H”为起始地址从SAA7113_ROM取出配置数据分两组对SAA7113进行配置, 两组配置数据结束地址分别“17H”和“5FH”。

图6为i2c_w_7113模块原理图, 其主要接口信号定义如表1所示。

图7是i2c_w_7113模块功能仿真波形图。从图7中可以看出, 当发出总线启动命令cmd_start (对应1个高电平脉冲) 时, 在SCL高电平期间, SDA线上产生1个从高电平到低电平的跳变以启动总线。随后立即发送器件寻址字节, SAA7113的器件地址是4AH, 每个I2C器件都有1个惟一的器件地址号, 当总线上有多个I2C器件连接时, I2C接口控制器根据这个惟一的地址号来寻址相应的器件。I2C在SCL高电平期间发送单比特数据, 低电平期间允许在总线上改变信号。它先发送字节数据的最高位, 从图中可以看出, 4AH在总线上的比特流为0100_1010, 当发送完8位数据且SAA7113正确接收后, 在第9个SCL高电平期间SAA7113发出应答信号将总线拉低, 即在SDA线上呈现低电平。

2.2 下载验证

整个设计功能仿真通过后就可以下载到FPGA进行实际验证了。对SAA7113的读写操作是通过saa7113_write和saa7113_read两个控制钮实现的, 它们对应开发板上的2个微动开关。先使能写操作, 完成配置后i2c_write_fine引脚对应的LED被点亮;然后使能读操作, 从SAA7113 E2PROM中读取的数据被存入SAA7113_RAM中完成读操作i2c_read_fine引脚对应的LED被点亮;最后在JTAG模式下利用Quartus的In-System Memory Content Editor来查看SAA7113_RAM中的数据。

3 结 语

在进行基于FPGA的硬件图像采集处理系统的视频采集部分的研究时, 摄像机输出的模拟信号需转换成数字信号, 而SAA7113芯片可以实现转换功能, 在此通过I2C总线的接口设计并在实现对SAA7113配置的基础上实现该功能。在设计i2c_w_7113模块状态机时, 有意缩小SAA7113寄存器的配置范围, 从而节省配置时间。这里所做的工作是数据采集的一部分, 是后续图像处理的基础。

摘要：在视频采集时, 摄像机输出的模拟信号需要转换为数字信号, SAA7113芯片可以实现这种模/数转换功能。介绍在开发FPGA图像采集功能时, I2C总线模块的设计思路, 并利用Verilog HDL语言实现I2C总线接口的功能;同时利用I2C总线对SAA7113芯片进行配置, 为实现视频图像的模/数转换和图像采集搭建环境, 在设计SAA7113模块状态机时有意缩小SAA7113寄存器的配置范围, 从而节省配置时间。

关键词：I2C总线,Verilog HDL,FPGA,SAA7113

参考文献

[1]刘韬, 楼兴华.FPGA数字电子系统设计与开发实例导航[M].北京:人民邮电出版社, 2005.

[2]何立民.I2C总线应用系统设计[M].北京:北京航空航天大学出版社, 1995.

[3]杜慧敏.基于Verilog HDL的FPGA设计基础[M].西安:西安电子科技大学出版社, 2006.

[4]袁本荣.用Verilog HDL进行FPGA设计的一些基本方法[J].微计算机信息, 2004, 20 (6) :93-95.

[5]应芳琴.基于I2C总线的视频信息采集系统的IP核设计[D].杭州:浙江工业大学, 2005.

[6]Bruce J W.Personal Digital Assistant (PDA) Based I2C BusAnalysis[J].IEEE Transactions on Consumer Electronics, 2003 (11) :1 482-1 485.

[7]马向前.基于FPGA的实时图像采集和去噪系统的研究与设计[D].长春:吉林大学, 2006.

[8]常晓明.Verilog-HDL工程入门[M].北京:北京航空航天大学出版社, 2005.

[9]林灶生.Verilog FPGA芯片设计[M].北京:北京航空航天大学出版社, 2006.

I2接口 第2篇

I2C总线 (inter integrated circuit bus) 由飞利浦公司于 20世纪 80年代研究开发。I2C总线接口电路其简单性和有效性而被广泛用于连接微处理器及外围设备。在电视中频解调电路中, 二线制的I2C总线接口电路使得主控制器只需要2个引脚便可实现对解调电路所有功能的控制, 且总线接口集成在器件中, 各电路单元之间只需要最简单的连接, 大大简化了电路板上的走线, 减少了电路板面积, 提高了其可靠性, 降低了成本。

在该中频解调的接口电路中, 基于I2C总线传输协议[1], 通过对状态机与控制逻辑的优化设置, 只需要1个3位的状态机便可实现电路的使能、启动、终止、应答、复位、选址等功能, 电路得到了最优化, 且通过地址选择位的增加, 防止了芯片地址冲突, 极大地改善了电路的可靠性及稳定性。

1I2C总线的特点及数据传输

1.1 总线特点

I2C总线是由数据线SDA和时钟线SCL构成的双向串行总线, I2C总线上的所有节点, 如主控器、外围器件、接口模块都连接到SDA, SCL上, 在总线备用时, SDA 和SCL都保持高电平, I2C不工作时SCL嵌位在低电平。为了使总线上所有电路的输出都能实现“线与”功能, I2C总线接口电路的输出端必须是漏极开路结构, 输出端要接上拉电阻[2,3]。

1.2 总线的数据传输格式

I2C总线数据传送格式按图1 进行。首先由主控设备发出起始信号 (S) , 即SDA 在SCL 高电平期间由高电平跳变为低电平, 然后主控器发送1个字节的数据, 首先传送的是最高位 (MSB) 。在传输了每个字节之后, 必须要有接收设备发出1位应答信号。

起始信号后的第1个字节是寻址字节, 寻址字节的高7位是接收设备的地址, 第8位是方向位, “0”发送数据 (写状态) , “1”接收数据 (读状态) 。寻址字节后面可以有很多数据字节, 每个字节后都要有一位发自接收设备的应答信号。在结束与该接收设备通信时, 主控设备必须发出终止信号 (P) , 即在时钟线SCL为高电平期间, SDA由低电平跳变为高电平。

2中频解调电路I2C总线接口的实现

电视中频解调电路中的I2C总线接口主要由输入滤波器、地址寄存器、移位寄存器、控制寄存器、状态机与控制逻辑、读状态寄存器、输出模式寄存器等构成, 如图2所示。其中, 输入滤波器具有I2C总线逻辑兼容电平, 输入时钟与内部时钟同步, 可滤除部分干扰信号[4]。控制逻辑作为控制核心控制着每一部分的状态。地址寄存器存放着自己的7位地址, 用来与接收到的地址比较。移位寄存器、输出模式寄存器与读状态寄存器端口并行相接, 各存储着8位数据字节。

(1) 起始信号与结束信号检测。

起始信号与结束信号的检测由2个下降沿D触发器和1个反相器构成, 如图3所示。D1在SDA从高电平跳变到低电平时触发, 此时只有当SCL保持高电平时, Start才为1, 即检测到起始信号。同理, D2在SDA从低电平跳变到高电平时触发, 此时只有当SCL保持高电平时, Stop才为1, 即检测到结束信号。

(2) 地址检测。

根据设计要求, I2C总线每次通信输入 8位地址数据和控制数据, 电路进行地址比较以后, 如果地址正确, 则接收控制数据。为了防止地址冲突, 增加了地址选择位, 具体实现如图4所示。D7～D1为发送的数据地址, 由于S1, S2是可设置端口, 有4种组合, 即总线接口有4个地址, 分别为1000010, 1000011, 1001010, 1001011, 只有当D7～D1为100S101S2时, 选址成功, 即可以有效解决地址冲突。

(3) 数据串并与并串的转换。

电路中, 串行数据转换为并行数据、并行数据转换为串行数据主要由移位寄存器完成。它以并行方式与输出模式寄存器和读状态寄存器相连;以串行方式与数据线SDA相连。发送的数据由读状态寄存器装载到数据寄存器中。发送后数据又从串行通道返回数据寄存器中, 接收数据时, 数据寄存器装入SDA线上的数据[5]。

(4) 内部总线状态的检测。

读状态寄存器连接着内部总线的8位状态位S0～S7, 在读状态时, 该寄存器将内部总线的状态读进去, 再以并行方式传给移位寄存器, 移位寄存器以串行的方式传给数据线, 即内部总线状态被主控器读取, 如图5所示。

(5) 并行端口的扩展。

根据芯片功能的需要, 设置了4组输出模式寄存器, 分别为调整模式寄存器、备用寄存器、开关模式寄存器、数据模式寄存器。寄存器个数可根据芯片功能的需要进行并行扩展[4,6], 由于每一组寄存器都对应着相应的子地址, 所以每一组寄存器对应相应的时钟CP1, CP2, CP3, CP4和控制端C1, C2, C3, C4。这些时钟和控制端由1个带控制端的2/4译码器输出, 所以每次只有1组寄存器工作, 如图5所示。

(6) 状态机与控制逻辑的设置与优化。

状态机与控制逻辑作为I2C接口的控制中心, 主要用于控制I2C接口电路的使能、启动、终止。 图5给出寄存器组图的应答、复位、选址及中断请求等。通过对状态机与控制逻辑的优化设置, 仅使用3位状态作为状态机的状态端, 在满足更多功能的基础上, 电路更易于实现[7,8,9]。如图6所示, 3个触发器的输出QI8, QI5, QI6为状态机的状态, Qd0～Qd8为移位寄存器的输出, HL91为移位寄存器的可控复位端, G111为地址检测位, HL22为应答位, C5, C6为移位寄存器与读状态寄存器的控制端。

上电后, 状态机的初始值被置位为全0。HL91作为移位寄存器输入端的置位端将移位寄存器的输入端置0。当初始信号到来时, start信号变为1, 此时状态机的状态变为100, 开始传送寻址字节;当8位地址传送完毕后, 假设为写状态, 此时Qd8变为高电平, 应答位HL22由高电平变为低点平, 状态机的状态变为110。HL91变高将移位寄存器的输入置0, 响应结束后, 应答位由低电平变为高电平, 状态机的状态变为010, 此时开始传输数据。

I2C总线开始工作后, 主控器便发送寻址字节给移位寄存器, 在移位寄存器将7位串行地址并行移出, 且与地址寄存器的从地址进行比较, 当地址相同时, G111变为1, 寻址成功, 此时应答信号HL22变为0, 并告知主控制器。在寻址成功后, 如果为读状态, 则在传完该字节之后, 产生应答信号, 状态机变为100, 移位寄存器控制端C5变为低电平, 读状态寄存器的控制端C6变为高电平, 读状态寄存器读入内部总线状态。其中, QI20是与读/写有关的控制端, 响应结束后, 状态机状态变为110, 此时, C5变为高电平, C6变为低电平, 读状态寄存器将存储的8位状态位并行传给移位寄存器;移位寄存器将状态串行移出, 发送给主控制器;主控制器接收到8位状态位后, 发送非应答信号给接收器, 使它释放数据线;响应结束后, 主控制器产生结束信号, 结束数据传送。

如果为写状态, 在接收器产生应答信号后, 主控器将发送子地址给移位寄存器。根据输出模式寄存器功能的不同, 分别对应3组不同的子地址。

在状态机与控制逻辑的作用下, 子地址具有自动加1功能, 所以在读写多字节时, 可以实现自动操作, 加上后面的2/4译码器, 每次只选通1路输出模式寄存器, 如图7所示。

在所有数据发送完毕后, 接收器发送应答信号给主控制器, 响应结束后, 主控制器发送停止信号 (P) , 结束数据传送。

3仿真结果

通过VHDL的程序编写[10], 对I2C模块进行了分析综合, 得到如图8、图9的仿真结果。

在写状态时, 寻址位后的读/写位为0, C6一直为低电平, 即读状态寄存器不工作, 在开始后的第8个时钟, 移位寄存器将SDA的数据并行移出, 第9个时钟时, 应答位HL22变为低电平。在读状态时, 当传完7位寻址位和“1”方向位时, C5变为低电平, C6变为高电平, 读状态寄存器工作, 可将内部总线状态读进来。

在读/写2种状态下, I2C控制模块都能很好地实现I2C总线的开始、停止、读、写、响应等功能, 仿真结果正确, 完全符合I2C总线标准和电路预期的要求。

4结语

目前, I2C总线已作为一种标准广为人们接受, 除了带有I2C总线的单片机和一些常用的外围设备器件, 在电信、电视、音像等产品中都有成套的I2C总线器件。随着大量串行数据的传输, I2C总线的传输速率已提升为高速模式, 可达到3.4 Mb/s, 寻址范围也由原来的7位扩展为10位, 这样被控器的地址数量约增加了10倍。

摘要：为了简化中频解调电路的外围接口电路, 缩小芯片面积, 提高芯片的通用性和可靠性, 在I2C总线数据传输协议的基础上, 设计一个兼容I2C协议的中频解调接口电路。为了防止芯片地址冲突, 增加了4位地址选择位, 并重点对接口电路的状态机与控制逻辑进行优化设置。仿真结果表明, 该电路功能正确, 可靠性高, 可广泛用于TV, VTR, PC, STB等方面。

关键词：中频解调,I2C总线,接口电路,状态机,控制逻辑

参考文献

[1]Philips.The I2C-bus specification[M/OL][2007-04-18].http:www.chinadz.com.

[2]Philips Semiconductors.The I2C-bus and how to use it[M].[S.l.]:Philips Semiconductors.1995.

[3]何立民.I2C总线应用系统设计[M].北京:北京航空航天大学出版社, 1995.

[4]尤一鸣, 傅景义, 王俊省.单片机总线扩展技术[M].北京:北京航空航天大学出版社, 1993.

[5]阎石.数字电子基础[M].北京:高等教育出版社, 2001.

[6]马维华.基于虚拟I2C总线的多并行口扩展技术[J].微电子学与计算机, 2008, 19 (9) :31-33.

[7]WEI Chao-Huang, LIN Yun-Chung.Implementation of lo-cal area digital audio broadcasting system upon I2C network[C].The 47th Midwest Symposium on IEEE Circuits andSystems.[S.l.]:IEEE, 2004.

[8]谭昭禹, 颜永红, 马勋.音频子系统中的I2C接口电路设计[J].微计算机信息, 2008, 24 (26) :252-254.

[9]ALASSIR M, DENOULET J, ROMAIN O.A system CAMS model of an I2C-bus controller[M].[S.l.]:IEEE, 2006.

I2接口 第3篇

随着基于嵌入式系统的So C芯片的规模越来越大, 设计复杂程度也相应的越来越高, 为了简化设计, So C设计普遍采用IP核复用的技术。IP (Intellectual Property) 核, 分为软核IP, 硬核IP以及固核IP。本文需要验证的I2C接口的IP为软核IP, 即以RTL代码形式提交的核, 与最终的工艺无关, 用户可以将其映射到自定义的工艺库上, 可复用性更高[1]。基于IP软核的上述特点, So C芯片验证的第一步就是要对复用的IP核进行全面的验证。

2 I2C接口的IP核在So C中的应用

2.1 I2C接口的IP核概述

I2C接口利用两条线SCL (串行时钟线) 和SDA (串行数据线) 实现连接在总线上的设备间的数据通信[2]。本文待验证的I2C接口为Synopsys公司的IP核, 该IP核的接口总线协议符合标准2.1版本的I2C总线协议;支持AMBA2.0 APB SLAVE接口规范;支持标准模式100Kbit/s、快速模式400Kbit/s、高速模式3.4Mbit/s的传输速率;支持DMA传输;提供发送和接收FIFO;并且支持I2C的使能和禁用, 禁用时可降低整个So C芯片的功耗[3]。

I2C接口IP核主要由配置寄存器、时钟产生模块[4]、发送和接收FIFO模块、中断产生模块、DMA接口、Master/Slave接口组成。

2.2 I2C接口在SoC系统中的应用

在So C芯片中, I2C接口的典型应用如图2, I2C接口通常外接一片与之对应的EEPROM, 该I2C接口符合AMBA协议中的APB总线协议, 属于APB设备, 故挂接在APB总线上。So C中的ARM挂接在AHB总线上, 并通过AHB2APB桥与I2C连接通信。ARM主要是对I2C的寄存器进行配置, 使I2C接口处在特定的模式下工作, 并与EEPROM进行数据传输, 从而达到验证目的。

I2C总线的数据传输如图3。当SCL为高电平时, SDA从高电平变为低电平, 这个是I2C数据传输的起始条件, 然后传输的是连接到I2C接口上的slave (从机, 本文的从机为EEPROM) 的地址, 根据寄存器的配置, 决定该地址是7bit还是10bit模式。salve地址传输完成之后的1比特决定是对该slave进行读操作还是写操作, 之后返回响应信号 (Ack) 。紧接着传输的便是具体数据, 数据传输完成之后也会返回一个响应信号 (Ack) , 以此判断读写数据是否成功或是失败。当SCL为高电平, SDA从低电平变为高电平的时候, 表示传输全部结束, I2C停止数据传输。在这个过程中, 产生相应的中断信号。

本文即是针对I2C接口在上述场景中的应用情况, 对I2C分别在中断/查询模式下的数据传输和DMA方式下的数据传输、相应中断的产生以及I2C时钟产生和关闭等场景的正确与否进行验证。

3 I2C接口的验证方法

本文所介绍的I2C接口的IP核支持DMA方式下的数据传输, 所以本文在此分常用的的中断/查询方式的验证和DMA方式下的验证。

3.1 中断/查询方式下的验证

在中断/查询方式下工作, 是I2C最为普遍应用的工作方式, 典型应用场景见图2。验证方法如下:

(1) 打开I2C的时钟, 然后关闭时钟, 再打开时钟, 验证时钟模块是否正常;

(2) 打开I2C中断使能, 验证中断是否能够正常产生并上报给ARM;

(3) 对I2C接口进行初始化配置:

(1) 设定超时标志, 检测I2C_STATUS寄存器[3]的[activity]位, 如果为1’b1, 则延时等待, 继续检测, 直到该位变为1’b0;或者超时;然后向I2C_ENABLE寄存器的[enable]位写1’b0, 使I2C处于关闭状态。

(2) 配置I2C_CON寄存器, 设置主/从模式以及传输速率模式等参数。在本文的应用场景中, 主/从模式配置为主模式, 传输速率设为快速模式 (400Kbit/s) 。

(3) 将对接的从设备EEPROM的地址写入I2C_TAR寄存器, 同时配置I2C_SS_SCL_LCNT寄存器和I2C_SS_SCL_HCNT寄存器的值, 设定I2C总线时钟SCL周期。

(4) 配置I2C_RX_TL寄存器以及I2C_TX_TL寄存器的值, 设定相应的发送及接受FIFO水线值。

(5) 如果采用中断方式需设定I2C_INTR_MASK寄存器, 使能相应中断信号;采用查询方式则应禁止产生相应中断信号。

(7) 向I2C_ENABLE寄存器的[enable]位写1’b1, 使能I2C, 完成初始化配置。

(4) 数据发送验证:

(1) 从So C系统中的某块片内存储器 (不是与之对接的EEPROM) 中取数据, 将发送数据写入I2C_DATA_CMD寄存器中, 启动数据发送, 发送数据写入到与之对接的EEPROM中去。

(2) 查询方式下, 进行连续数据发送时通过读取I2C_STATUS寄存器和I2C_TXFLR寄存器检测TX_FIFO状态;中断方式则是检测相应中断状态位。在数据发送完成之前, 既要保证TX_FIFO中的数据没有溢出 (否则会造成数据丢失) , 同时也要保证TX_FIFO中始终有数据 (否则I2C会认为该次传输已全部完成而发出结束信号) 。

(3) 通过检测I2C_STATUS寄存器, 判断I2C是否完成全部数据发送。

(5) 数据接收验证:

(1) 将读命令 (0x100) 写入寄存器I2C_DATA_CMD寄存器, 启动数据接收, 接收数据来自与之对接的EEPROM之前被I2C写入的数据。

(2) 进行连续的数据接收, 首先将发送次数与接收次数相同的读命令 (0x100) 写入I2C_DATA_CMD寄存器, 在数据接收完成之前, 既要保证TX_FIFO中的数据没有溢出, 又要保证TX_FIFO非空。此外, 在连续数据接收过程中还需要检测RX_FIFO的状态, 避免RX_FIFO溢出。

(3) 检测I2C_STATUS寄存器, 判断I2C是否完成全部数据接收。

(6) 发送数据与接收数据比较:将接收的数据存入So C中的片内存储器中去, 将发送数据与接收数据进行比较, 以此验证发送和接收数据是否正确。

3.2 DMA模式下的验证

该I2C接口的IP核支持DMA方式下的工作方式【3】, 验证发法与中断/查询方式下的验证方法保持一致。只是数据发送验证和接收数据验证步骤有不同, 现单独说明。

数据发送验证步骤:

(1) 从So C系统中的某块片内存储器 (不是与之对接的EEPROM) 中取数据, 配置DMA数据通道, 包括数据传输源地址和目的地址、数据传输个数、传输类型等参数。

(2) 配置I2C_DMA_CR寄存器, 使能I2C的DMA发送功能。

(3) 通过DMA中断状态的查询, 判断数据是否完成, 如果完成则关闭I2C的DMA发送功能。

数据接收首先要将读命令字发送给I2C控制器, 然后接收FIFO读取接收数据。

数据接收验证步骤:

(1) 配置DMA数据通道, 包括数据传输源地址和目的地址、数据接收区地址、数据传输个数、传输类型等参数。接收数据来自与之对接的EEPROM之前被I2C写入的数据。

(2) 配置I2C_DMA_CR寄存器, 使能I2C的DMA发送和接收功能。

(3) 通过DMA中断状态的查询, 判断数据是否完成, 如果完成则关闭I2C的DMA接收功能。

4 结论

本文基于对Synophys公司I2C接口IP核的研究, 在复用该IP的嵌入式芯片上进行验证, 提出了一种可行的验证方法。验证平台基于VMM验证方法学的软硬件协同验证平台, 该方法对I2C的典型场景进行验证, 验证测试点完备, 方法可行有效。

参考文献

[1]郑文刚.I2C和DMA软核IP的软件验证平台设计[D].西安电子科技大学, 2010.

[2]陈涛;王伟, 等.通用型I2C总线的IP设计与验证[J].中国集成电路, 2010.

[3]Synophys.DesignWare.DW_apb_i2c Databook, 2005

[4]戴立新, 王泽勇, 王黎, 高晓蓉, 赵全轲.I2C总线接口的设计及验证[J].现代电子技术, 2009, (02) .

I2接口 第4篇

2008年6月24日-北京-凌力尔特公司(Linear Technology Corporation)推出下一代紧凑型、多功能电源管理解决方案系列的最新器件LTC3567,该系列方案适用于锂离子/聚合物电池应用。LTC3567集成了一个开关电源通路(PowerPathTM)管理器、一个独立电池充电器、一个1A高效率同步降压-升压型稳压器、一个理想二极管和控制器、I2C控制以及一个始终保持接通的LDO,并采用了紧凑、扁平的4mm4mm QFN封装。LTC3567的电源通路控制功能无缝地管理交流适配器或USB端口和锂离子电池等多个输入源之间的电源流动,同时优先向系统负载供电。此外,其“即时接通”工作确保向系统负载供电,甚至在电池没电时也一样。就快速充电而言,LTC3567的开关输入级几乎将从USB端口获得的2.5W功率全部转换为充电电流,从限流值为500mA的USB电源获得高达700mA的电流,而在由交流适配器供电时,获得高达1.5A的电流。内部180mΩ理想二极管加上可选外部理想二极管控制器组成一个从电池到系统负载的低损耗电源通路,从而进一步最大限度地减少了产生的热量并最大限度地提高了效率。更多信息请登录www.Linear.com.cn。