数字集成电路设计论文

数字集成电路设计论文（精选12篇）

数字集成电路设计论文 第1篇

关键词：数字集成电路,设计,核心工艺

随着微电子技术的发展, 数字集成电路获得了越来越广泛的应用。深入了解数字集成电路特性, 正确分析数字集成电路在实验中出现的种种异常现象, 对于提高数字电子技术使用效果、加深使用者对数字电路理论的理解有着十分重要的作用。而实现上述目的的最关键部分在于对数字集成电路的设计相关内容有着较为清晰的理解, 本文正是在这种背景下, 探讨了数字集成电路的不同设计方法以及所采用的核心工艺, 以求为理论界与实践界更好的认识数字集成电路提供必要的借鉴与参考。

一、数字集成电路理论概述

数的表达是多种多样的, 如二进位、八进制、十进位、十六进位等。电脑中数字处理是二进位, 所以一切资料都要先转化为“0”和“1”的组合。在教学中要对学生强调这里的“0”和“1”不是传统数学中的数字, 而是两种对立的状态的表达。数字集成电路是传输“0”和“1” (开和关) 两种状态的门电路, 可把来自一个输入端的信息分配给几个输出端, 或把几个输入端传来的信息加以处理再传送出去, 这个过程叫做逻辑运算处理, 所以又叫逻辑集成电路。在数字集成电路中电晶体大多是工作在特性曲线的饱和状态和截止状态 (逻辑的“0”和“1”) 。数字集成电路又包括着如下三种电路:门电路, 是作为不包含时间顺序的组合电路;触发器电路, 其能存储任意的时间和信息, 故在构成包含时间关系的顺序电路时必不可少, 这种电路叫做时序逻辑电路, 例如寄存器、管理器等。触发器电路是基本时序单元电路;半导体记忆体电路, 它可以存取二进位数字字信息, 记忆体的作用是用来记住电子电脑运算过程中所需要的一切原始资料、运算的指令程式以及中间的结果, 根据机器运算的需要还能快速地提供出所需的资料和资料。在上课时, 发现学生易将组合逻辑电路、时序逻辑电路混淆, 所以教学中要反复强调两者的的特点, 进行对比, 使学生能正确区分两种电路。

二、数字集成电路的设计

第一, MOS场效应电晶体的设计。常用的是N沟MOS管, 它是由两个相距很近、浓度很高的N十P结引线后做成的, 分别叫做源极“S”和漏极“D”。在源极“S”和漏极“D”之间的矽片表面生长一薄层二氧化矽 (Si O2) , 在Si O2上复盖生长一层金属铝叫栅极“G” (实际上“G”极是个MOS二极体) 。NMOS集成电路是用得很多的一个品种。要注意一点是多晶矽栅代替了铝栅, 可以达到自对淮 (近乎垂直) 掺杂, 在栅下面的源、漏掺杂区具有极小横向的掺杂效应, 使源、栅漏交迭电容最小, 可以提高电路的速度。

第二, CMOS集成电路互补场效应电晶体的设计。CMO是指在同一矽片上使用了P沟道和N沟道两种MOS电路。这种反相器有其独特之处, 不论在哪种逻辑状态, 在VDD和地之间串联的两个管子中, 总有一个处干非导通状态, 所以稳态时的漏电流很小。只在开关过程中两个管子都处于导通状态时, 才有显着的电流流过这个反相器电路。因此, 平均功耗很小, 在毫微瓦数量级, 这种电路叫做CMOS电路。含有CMOS电路的集成电路就叫做CMOS集成电路, 它是VLSI设计中广泛使用的基本单元。它占地面积很小、功耗又小, 正是符合大规模集成电路的要求, 因为当晶片的元件数增加时功耗成为主要的限制因素。CMOS集成电路成为低功耗、大规模中的一颗明星, 它是VLSI设计中广泛使用的基本单元, 但它的设计和工艺难度也相应地提高了许多。CM OS集成电路在P型衬底上先形式一个以待形成PM OS管用的N型区域叫做“N井”, 在“N井”内制造PMOSFET的过程与前述的NMOS管相同, 所以制造CMOS集成电路的工序基本上是制造NMOS集成电路的两倍。另外还要解决麻烦的门锁效应 (Latch-up) 。但它仍是高位数、高集成度、低功耗微处理器等晶片的首选方案。

第三, 二极体的设计。集成电路中的二极体均由三极管的eb结或cb结构成, 前者的正向压降低, 几乎没有寄生效应, 开关时间短;后者常在需要高击穿电压的场合中使用, 技术上又不必单独制做, 只是在晶体管制成后布线时按电路功能要求短路某二个电极, 从留用的P-N二边引线出去和电路连接。课堂教学中, 对二、三极管的特性及工作原理要做详细的复习, 以便学生理解。

第四, 电阻设计。集成电路中的电阻是在制造电晶体基区层的同时, 向外延层中进行扩散制成。阻值取决于杂质浓度、基区的宽度和长度及扩散深度。当需要更大电容阻值时, 采用沟道电阻;在需要更小电容阻值时, 则采用发射区扩散时形成的N十区电阻。

这里电阻与学生之前学习的电阻进行比较, 利于学生理解。

第五, 电容设计。集成电路中的电容器有两种, 一种是P-N结电容, 它是利用三极管eb结在反向偏压下的结电容, 电容量不是常数, 它的大小与所加偏压有关, 且有极性;另一种是MOS电容, 电容值是固定, 与偏压无关。一般用重掺的区域作为一个板极, 中间的氧化物层作为介质层, 氧化物层的顶层金属作为另一个板极。但是, 集成电路设计中应尽量避免使用电容, 数字电路一般都采用没有电容的电路。

三、数字集成电路的核心工艺

首先是薄圆晶片的制备技术。分别在半导体专用切片机、磨片机、拋光机上加工出厚度约为400um、表面光亮如镜、没有伤痕、没有缺陷的晶片。

其次是外延工艺技术。为了提高电晶体集电结的击穿电压, 要求高电阻率材料。但为了提高电晶体工作速度, 要求低电阻率材料, 为此在低阻的衬底材料上外延生长一层高阻的单晶层, 这叫做外延技术。

第三是隔离工艺技术。因为数字集成电路中各组件是做在同一半导体衬底片, 各组件所处的电位也不同, 要使做有源元件的小区域 (电晶体) 彼此相隔离开, 这种实现彼此隔离的技术叫做隔离技术。正是由于它的出现, 使分立元件发展到数字集成电路成为可能。现在常用的有介质隔离 (将Si O2生长在需要隔离的部位) 和P-N结隔离两种方法。P-N结隔离是在隔离部位形成两个背对背的P-N结;外延结构P-N结隔离是在P型衬底表面的n型外延层上进行氧化、光刻、扩散等工艺, 并将硼杂质扩散到特定部分, 直到扩穿外延层和P型衬底相接。外加反向电压使外延n型层成为一个个相互隔离的小岛, 然后再在这个n型外延小岛区域上分别制造电晶体或其他元件。

最后是氧化工艺技术。半导体器件性能与半导体表面有很大关系, 所以必须对器件表面采用有效保护措施。二氧化矽被选作为保护钝化层, 一来它易于选择腐蚀掉;二来可以在扩散之后在同炉内马上通氧进行氧化;三来可以作为选择掺杂的掩蔽物;再来它常被用来作导电层之间的绝缘层。当然用作钝化的介质还有氮化矽薄膜, 这里不多介绍。各种薄膜不仅要执行其本身的预定功能, 也要和后续的全部工艺相相容。即钝化薄膜要能承受所要求的化学处理及加热处理, 而其结构还保持稳定。从上面工艺流程可以看到, 每一步光刻之前都有氧化工序, 图形加工只能在氧化层上进行。

设计是一项难度较大的工作, 在设计中要考虑许多细节的东西, 实践与理论之间有一定的差距, 对于我们技术学校的学生而言, 可以让他们做一些简单的设计, 自己动手搭建电路并做测试, 在做中发现问题, 解决问题, 从而加深对知识的理解。

参考文献

[1]桑红石, 张志, 袁雅婧, 陈鹏.数字集成电路物理设计阶段的低功耗技术[J].微电子学与计算机, 2011年第4期.

[2]黎声华, 邹雪城, 莫迟.静态时序分析在数字集成电路设计中的应用[J].2003年第8期.

数字电路课程设计 数字钟 第2篇

数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。一般由振荡器、分频器、计数器、译码器、数码显示器等几部分组成。

振荡电路：主要用来产生时间标准信号，因为时钟的精度主要取决于时间标准信号的频率及稳定度，所以采用石英晶体振荡器。

分频器：因为振荡器产生的标准信号频率很高，要是要得到“秒”信号，需一定级数的分频器进行分频。

计数器：有了“秒”信号，则可以根据60秒为1分，24小时为1天的进制，分别设定“时”、“分”、“秒”的计数器，分别为60进制，60进制,24进制计数器，并输出一分，一小时，一天的进位信号。

译码显示：将“时”“分”“秒”显示出来。将计数器输入状态，输入到译码器，产生驱动数码显示器信号，呈现出对应的进位数字字型。

由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。

为了使数字钟使用方便，在设计上使用了一个变压器和一个整流桥来实现数字钟电能的输入，使得可以方便地直接插入220V的交流电就可以正常地使用了。关键词 数字钟 振荡 计数 校正 报时

目 录 设计目的...........................................................4 2 设计任务...........................................................4 3数字电子钟的组成和工作原理..........................................4 3.1数字钟的构成......................................................4 3.2原理分析..........................................................4 3.3数字点钟的基本逻辑功能框图........................................5 4．数字钟的电路设计..................................................5 4.1 秒信号发生器的设计...............................................6 4.2时间计数电路的设计................................................8 4.3译码显示电路.....................................................10 4.4正点报时电路的设计................................................12 4.5校时电路的设计....................................................13 5设计心得........................................................14 6参考文献.............................................................15

1设计目的

在学完了《数字电子技术基础》课程的基本理论，基本知识后，能够综合运用所学理论知识、拓宽知识面，系统地进行电子电路的工程实践训练，锻炼动手能力，培养工程师的基本技能，提高分析问题和解决问题的能力。

2设计任务

2.1设计指标

1．时间计数电路采用24进制，从00开始到23后再回到00； 2.各用2位数码管显示时、分、秒；

3.具有手动校时、校分功能，可以分别对时及分进行单独校时，使其校正到标准时间； 4.计时过程具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。5.为了保证计时的稳定及准确，须由晶体振荡器提供时间基准信号。2.2设计要求

根据选定方案确定实现设计要求的基本电路和扩展电路，画出电路原理图。

3数字电子钟的组成和工作原理

3．1数字钟的构成

数字钟一般由振荡器、分频器、计数器、译码器、显示器、校时电路、报时电路等部分组成，这些都是数字电路中应用最广的基本电路。3．2原理分析

数字钟实际上是一个对标准频率（1Hz）进行计数的计数电路。振荡器产生的时钟信号经过分频器形成秒脉冲信号，秒脉冲信号输入计数器进行计数，并把累计结果以“时”、“分”、“秒”的数字显示出来。秒计数器电路计满60后触发分计数器电路，分计数器电路计满60后触发时计数器电路，当计满24小时后又开始下一轮的循环计数。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路可以对分和时进行校时。另外，计时过程要具有报时功能，当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。3．3数字点钟的基本逻辑功能框图

图1 数字钟的基本逻辑框图

4数字钟的电路设计

下面将介绍设计电路具体方案：其中包括电源电路的设计、秒信号发生器的设计、时间计数电路的设计、译码驱动显示电路的设计、正点报时电路的设计、校时电路的设计几个部分。

4．1 秒信号发生器的设计

晶体振荡分频电路石英晶体振荡电路 1．采用频率fs＝32768Hz的石英晶体。

D1、D2是反相器，D1用于振荡，D2用于缓冲整形。Rf为反馈电阻（10~100MΩ），反馈电阻的作用是为CMOS反相器提供偏置，使其工作在放大状态。C1是频率微调电容，改变C1可对振荡器频率作微量调整，C1一般取5~35pF。C2是温度特性校正用的电容，一般取20~405pF，电容C1、C2与晶体共同构成Ⅱ型网络，完成对振荡器频率的控制，并提供必要的1800相移，最后输出fs=32768Hz。

图4 石英晶体振荡电路

2．多级分频电路

将32 768Hz脉冲信号输入到CD4060（内部结构如图4－4）组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/214 = 32768/16384 = 2Hz 如图6。再经过二次分频，得到1Hz的标准信号脉冲，即秒脉冲如图7。

图5 CD4060内部结构

图6 脉冲分频电路

图7 秒信号原理图

图8 晶体振荡及分频电路

4．2时间计数电路的设计

秒信号经秒计数器、分计数器、时计数器之后，分别得到“秒”个位、十位、“分”个位、十位以及“时”个位、十位的计时输出信号，然后送至译码显示电路，以便实现用数字显示时、分、秒的要求。“秒”和“分”计数器应为六十进制，而“时”计数器应为二十四进制。采用10进制计数器74LS162来实现时间计数单元的计数功能，其为双2-5-10异步计数器，并且每一计数器均有异步清零端（高电平有效）。4．2．1“分”、“秒”六十进制计数器

选用两块74LS162采用异步清零的方法完成60进制。以“秒”计数为例：计秒时，将秒个位计数单元的QA与ＣＰ（下降沿有效）相连，将74LS162连接成10进制计数器，BＣＰA（下降沿有效）与１ＨZ秒输入信号相连，QD可作为向上的进位信号与十位计数单元的ＣＰA相连。秒十位计数单元为６进制计数器，需要进制转换。将１０进制计数器转换为６（0110）进制计数器，当十位计数器计到QD QC QB QA为0110时，同时对秒的个位和十位进行清0，另外QC可作为向上的进位信号与分个位的计数单元的ＣＰA相连。其具体连接图如图9ＣＰA相连，其具体连接图如图9。7

图9 六十进制计数器

4．2．2二十四进制计数器

同样可以选用两块74LS162采用异步清零的方法完成24进制计数 如图10。

图10二十四进制计数器

4．3译码显示电路

译码显示电路是将计数器输出的8421 BCD码译成数码管显示所需要的高低电平，我们采用阴极七段数码管，引脚如图11。

其则译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路可采用CD4511BC-7段译码驱动器，其芯片引脚如图12。译码器A、B、C、D与十进制计数器的四个输出端相连接，a、b、c、d、e、f、g即为驱动七段数码显示器的信号。根据A、B、C、D所得的计数信号，数码管显示的相对应的字型。其具体电路图如图13。

图11 阴极七段数码管

图12 芯片CD4511BC-7段译码驱动器引脚

图13 译码显示电路

4．4正点报时电路的设计

要求当时间到达整点前10秒开始，蜂鸣器1秒响1秒停地响5次。即当时间达到xx时59分50秒时蜂鸣器开始响第一次，并持续一秒钟，然后停鸣一秒，这样响五次。在59分50秒到59分59秒之间，只有秒的个位计数，分的十位QD QC QB QA输出0101,个位QD QC QB QA 输出1001，秒的十位QD QC QB QA 输出0101均不变，而秒的个位QA计数过程中输出在0和1之间转。所以可以利用与非门的相与功能，把分十位的QC、QA ,分个位的QD、QA，秒十位的QC、QA 和秒个位的QA相“与非”作为控制信号控制与非门的开断，从而控制蜂鸣器的响和停。如图14。

图14 整点报时电路

4．5校时电路的设计

时钟出现误差时，需校准。校对时间总是在标准时间到来之前进行，分四个步骤：首先把小时计数器置到所需的数字；然后再将分计数器置到所需数字；在此同时或之后，将秒计数器在零时停计数，处于等待启动；当选定的标准时刻到达的瞬间，按起动按钮，电路则从所预置时间开始计数。由此可知，校时电路应具有预置小时，预置分、等待启动、计时四个阶段，因此，我们设计的校时电路，方便、可靠地实现这四个阶段所要求的功能。

图15数字电子钟的计数校正电路

5设计心得

本次实验培养了我的团队合作精神，两人分工明确，我们一起处理实验过程中遇到的难题，在每连接好一个模块后，我们认真地检查电路，这样大大减少了实验出错的机率，为最后成功完成实验节省了不少的时间。

本次数字钟电路设计实验还做到理论联系实际，刚刚学过了数电这门课程，还没完全弄懂某些门电路的原理和用途，而此次课程设计恰恰提供了一个好机会，让我们从实践中加深了对所学知识的理解。参考文献

基于DSP的数字开关电路设计 第3篇

关键词DSP;微处理器;数字电路

中图分类号TN86文献标识码A文章编号1673-9671-(2009)112-0018-01

1DSP的介绍

DSP(digital signal processor)是一种独特的微处理器,是以数字信号来处理大量信息的器件。其工作原理是接收模拟信号,转换为0或1的数字信号,再对数字信号进行修改、删除、强化,并在其他系统芯片中把数字数据解译回模拟数据或实际环境格式。它不仅具有可编程性,而且其实时运行速度可达每秒数以千万条复杂指令程序,远远超过通用微处理器,是数字化电子世界中日益重要的电脑芯片。它的强大数据处理能力和高运行速度,是最值得称道的两大特色。

DSP芯片,也称数字信号处理器,是一种特别适合于进行数字信号处理运算的微处理器,其主要应用是实时快速地实现各种数字信号处理算法。根据数字信号处理的要求,DSP芯片一般具有如下主要特点:

1)在一个指令周期内可完成一次乘法和一次加法。

2)程序和数据空间分开,可以同时访问指令和数据。

3)片内具有快速RAM,通常可通过独立的数据总线在两块中同时访问。

4)具有低开销或无开销循环及跳转的硬件支持。

5)快速的中断处理和硬件I/O支持。

6)具有在单周期内操作的多个硬件地址产生器。

7)可以并行执行多个操作。

8)支持流水线操作,使取指、译码和执行等操作可以重叠执行。

当然,与通用微处理器相比,DSP芯片的其他通用功能相对较弱些。

2DSP开关电路的设计

2.1DSP芯片电路组成

DSP芯片TMS320LF2407A外部硬件电路主要由输入调节电路、A/D转换电路、开关量输入/输出电路、DSP调试接口电路等部分组成。

TMS320LF2407A是由美国德州仪器公司(TI)推出的高速、高性价比、低功耗的16位定点DSP,它具有处理性能好、外设集成度更高、程序存储器更大等优点,在控制领域使用范围较广。

TMS320LF2407A其片内有高达32K字的Flash存储器,为多种用途的产品提供了经济的可编程方案,同时多达40个通用、双向的数字I/O口(GPIO)也是选用TMS320LF2407A作为CPU的一个重要原因,通过配置这些数字I/O端口输入或输出来直接与外部进行信息交换,可以大大省去扩展I/O口的元器件。以本设计系统为例,开入开出量在经过光电隔离后可直接接到DSP芯片的I/O端口,这种设计既兼顾了经济性又提高了装置的可靠性。TMS320LF2407A外部硬件电路主要由输入调节电路、A/D转换电路、开关量输入/输出电路、DSP调试接口电路等部分组成。其硬件结构框图如图1所示。JTAG是Joint Test Action Group的简称,又称JTAG接口,可通过它将程序写入TMS320LF2407A的片内Flash,可方便对系统的调试和升级。JTAG接口需要在开发板上引出双排的14脚插针。这里需要注意的是,DSP的EMU0和EMU1脚需要用电阻上拉,其值为10kΩ。

2.2开关量输入电路

开入量输入回路包括断路器和隔离开关的辅助触点或跳合闸位置继电器接点投入,外部装置闭锁重合闸触点投入,距离保护接点投入,零序总投入等回路。本设计中设有18路开入量,下面以一组开入量X1为例,开入量由端子排接入本装置开入回路中,经由保护电路和光耦,最终把数据传至数据缓冲器,经由数据缓冲器与DSP相连,DSP进行相应的计算和判断。

在正常工作情况下,压敏电阻呈现高阻状态,仅有微安数量级的漏电流,相当于开路;当回路中出现过电压时,压敏电阻阻值迅速降低,电流急剧上升,相当于过电压部分被短路。利用压敏电阻的上述特性来吸收各种干扰过电压,保证整个装置的安全。设计中的光电耦合器采用北京数字英才科技有限公司的OPTOIS01,开入量经OPTOIS01光电隔离后就可直接接入保护DSP相应的通用I/O口,这样一来,带有电磁干扰的外部接线回路与微机电路部分之间没有直接电的联系,因此夹杂在输入开关量中的各种干扰脉冲不能进入微机电路部分,从而达到抑制共模干扰的目的。同时采用OPTOIS01进行光电隔离还有一个作用就是,OPTOIS01的输入与输出回路之间有很高的耐压值,对装置能起到很好的安全保障作用。

2.3开关输出电路

开关输出电路主要由保护的跳闸出口插件、信号插件、逻辑插件、告警插件等组成。本系统共设有18路开出量,其中1路预留,用户可根据自己的需要使用。开出量由DSP计算和判断后再经74LS273数据/地址锁存器开出至控制门74HC11,经由逻辑判断之后,数据输入达林顿管ULN2003,ULN2003是一个电流驱动器件,能够提高继电器的励磁电流,从而有利于提高系统的驱动带载能力。

3小结

基于数字集成电路流水灯的设计 第4篇

当今时代是一个新技术层出不穷的时代, 尤其是在自动化智能控制的电子领域, 给人们的生活增添了色彩, 也带来了方便和舒适。比如五颜六色的广告流水灯每到晚上把许多娱乐场所、理发店、宾馆、饭店、公司的门外点缀得格外迷人。制作流水灯的方法有多种[1], 有传统的分立元件, 由数字逻辑电路构成的控制系统和单片机智能控制系统等。对于第一种方法, 虽然电路简单, 但性能不稳定, 工作可靠性差;而第三种方法对于电子技术初学者来说, 难度又偏大, 因此下面根据多年的教学经验来介绍由数字集成电路控制的流水灯的设计方法。

1 设计的任务要求

采用边沿JK触发器 (74LS112) 、D触发器 (74LS74) 和3-8线译码器 (74LS138) 构成一个流水灯电路。要求系统共有8个灯, 其效果始终是7亮1暗, 且这1暗灯循环下移或者上移。

2 设计的思路与电路组成框图

首先应用74LS112和74LS74中3个触发器构成异步八进制加法或减法计数器;再将输出端Q2Q1Q0分别与74LS138 (3-8译码器) 的地址码输入端A2A1A0相连, 使译码器相继译码。其电路组成框图如图1所示。

3 电路工作原理

3.1 电路原理

电路原理图如图2所示, 该系统为8路流水灯控制器, 它的控制形式为7亮1暗, 且这1暗始终是从上至下移动, 如此反复循环, 形成流动效果[2]。该电路由电源、时钟脉冲产生电路、加法计数器、译码及LED显示系统等五部分组成。

3.2 各部分电路功能

3.2.1 电源电路

电源电路中, 220 V市电通过变压器降压成12 V的交流电, 后经过VD1～VD4组成的桥式整流电路整流和C1滤波, 再经7805稳压到5 V直流电压作为时钟脉冲产生电路和计数器及译码显示电路的电源。

3.2.2 时钟脉冲产生电路

时钟脉冲产生电路主要是为计数器提供时钟脉冲, 它是由555定时器构成的多谐振荡器[3,4], 如图2所示。

其中, R1, R2和C3是外接定时元件, 那么当接通电源瞬间, 由于电容C3来不及充电, 致使电容器C3两端电压为低电平, 即555的第2和第6脚电位小于电源电压的1/3, 故555的第3脚输出为高电平, 放电管VT截止。这时, 电源经R1, R2对电容C3充电, 使第2和第6脚电位按指数规律上升, 当第2和第6脚电位上升到电源电压的2/3时, 第3脚输出翻转为低电平, 放电管VT导通, 此时电容C3充电结束, 开始通过R2和放电管放电。随着电容C3放电的不断进行, 其两端电压逐渐下降, 当降到电源电压的1/3时, 输出又变为高电平, 放电管VT截止, 电源再次对电容C3充电, 这样经过电容C3的不断充电和放电, 在输出端可得一系列的矩形脉冲。由上分析可知, 电容的充电过程实质为电容两端电压从1/3VCC上升至2/3VCC这段时间, 故充电时间为:T充=0.7 (R1+R2) C3, 而电容的放电是指电容两端电压从2/3VCC降至1/3VCC这段时间, 放电时间为:T放=0.7R2C3。可见, 电路一旦起振后, 电容两端电压始终在 (1/3～2/3) VCC之间变化, 其振荡周期为:T=T充+T放=0.7 (R1+2R2)

3.2.3 加法计数器电路

图3是由两个下降沿JK触发器和一个上升沿D触发器构成的异步3位二进制加法计数器, 各触发器均接成计数状态[5,6], 具体由74LS112双JK触发器和74LS74双D触发器来实现。假设在计数之前, 先给复位端RD一个负脉冲, 使各触发器均处于0态, 从初始状态000开始, 每输入一个计数脉冲, 计数器的状态按二进制递增 (加1) , 输入第8个计数脉冲后, 计数器又回到000状态。其计数规律见表1。

3.2.4 译码显示电路

从图2可知, 译码显示电路是由3-8译码器74LS138和8路发光二极管组成[7,8]。在开始计数前, 首先按一下复位按钮S, 使计数器输出为000, 这样经3-8译码器译码成十进制数的“0”, 因此对应于的输出为低电平, LED0不亮, 而其余7个输出端均为高电平, 所以从LED1～LED7都亮。那么, 当往计数器送第一个CP时, 计数器输出为001, 经3-8译码器译码成十进制数的“1”, 因此对应于的输出为低电平, LED1不亮, 而其余7个输出端均为高电平, 所以从LED0, LED2～LED7都亮。如果继续送第2, 第3个脉冲时, 则依次是LED2, LED3不亮, 当送到第7个脉冲时, LED7不亮。也就完成了这一暗从上至下的移动, 当再来第8脉冲时, 又开始下一轮循环。由于本电路的时钟产生周期是0.1 s那么, 4 s内流水灯可以完成5次循环, 如此反复循环, 产生的效果就像水的流动一样, 因此, 就把它称为“广告流水灯”。

4 元器件选择

由于本电路功耗较少, 所以电源变压器选用二次电压为12 V, 3～5 W的小型变压器[9,10]。VD1～VD4均选用1N4007型硅整流二极管。LED0～LED7选用Φ5 mm的高亮度红色发光二极管。C1可选用耐压值为25 V的铝电解电容器, C2, C3耐压值为10 V的铝电解电容器, C4为圆片电容。5.1 kΩ, 220 Ω的电阻选用1/8 W的金属膜或碳膜电阻器。复位开关S选用66的轻触开关。其余集成电路的型号按电路图所标注的选择。

5 功能扩展

(1) 如果将图3计数器设计成减法计数器, 可以使这7亮1暗从下往上循环移动。另外只要将8路发光二极管反接, 就可实现7暗1亮。

(2) 若每路用若干个发光二极管并联, 可组成一句简单的汉字语句或英文句子。

6 结 语

该设计具有性能稳定、寿命长、成本低、电路简单、实用性强等优点。较为完整地介绍了常用流水灯的制作方法, 是学习数字电路过程中比较经典、有趣、且能再现设计流程的一款作品, 能有效提高数字电路初学者的学习兴趣、动手能力和解决实际问题的能力。

参考文献

[1]曾广明.新型流水灯的组装教学[J].电子制作, 2009 (6) :15-16.

[2]张庆双.灯光控制应用电路集粹[M].北京:机械工业出版社, 2005.

[3]刘继平.电子技术[M].北京:机械工业出版社, 2002.

[4]王俊峰.学电子技术入门到成才[M].北京:机械工业出版社, 2009.

[5]徐新艳.数字与脉冲电路[M].北京:电子工业出版社, 2001.

[6]秦曾煌.电工学 (下册) :电子技术[M].5版.北京:高等教育出版社, 1999.

[7]康华光.电子技术基础 (数字部分) [M].4版.北京:高等教育出版社, 2000.

[8]朱国兴.电子技能与训练[M].2版.北京:高等教育出版社, 2000.

[9]林钢.实用电子元器件[M].北京:机械工业出版社, 2004.

数字电路课程设计 第5篇

1.结合所学知识设计一简单实用电路（建议选多功能数字钟），并在实验室里完成实物电路的连接调试。

2.每人独立完成一篇课程论文，论文至少2000字，可手写，也可打印（打印稿的格式另附）。

3.要求写出设计背景，理论基础，设计思路，设计过程，调试过程，仿真过程（可选），最终电路等。

4.总结所设计电路的优点，缺点，改进方向。

5.严禁抄袭，所有雷同论文均以0分计。

数字集成电路设计论文 第6篇

关键词：移动学习；教学设计；教学策略

中图分类号：G712 文献标识码：B 文章编号：1002-7661（2015）18-026-02

一、本节（课）教学内容分析

电子技术是电子专业系列课程的入门基础知识，具有自身的体系和很强的实践性。

1、所授內容在整个课程标准或单元（模块）中的地位和作用：本单元教学内容是本课程的一个重点，是对基本逻辑门电路知识的延续和拓展。

2、所授内容中重点和难点的分析：重点是反馈的类型及其判定；负反馈对放大电路性能的影响。难点是负反馈放大电路的测量与调试。

二、本节（课）教学目标设计

1、知识和技能目标：

（1）理解秒电路、分电路、时电路的计数规律。（2）会用74LS161构成任意进制计数器，通过测量与调试验证理论。

2、过程和方法：

（1）初步学会采用移动学习、自主学习、合作学习、探究学习的方法来了解电路的基本构成，会用74LS161构成任意进制计数器。（2）进一步感受移动学习、发现式学习、小组式学习、交往式学习，在学习中能通过测量与调试验证理论。

3、情感态度和价值观：

（1）体验学习的乐趣。（2）体会电子技术与生活的紧密联系。（3）强化安全意识，质量意识，养成规范化操作的职业习惯。

三、学生情况分析

1、学生现有认知水平、学习能力、学习行为：所教的学生是高职应用电子技术专业三年级的学生，初步具备专业课程的学习能力，形象思维能力较强，逻辑思维能力较弱。初步具备一定的专业基础知识，电子绘图能力和一定的电子技能。学生喜爱项目化的教学模式，对未来的工作岗位有一定的了解和向往。学生对自行搜集、分析问题的方法与能力有一定的基础，合作交流的能力还比较强。

2、学习本教学内容的难易度及原因：学生学习本教学内容的难易度为中等偏难，其主要原因是由于学生的入学成绩较低，逻辑思维能力较差，与此同时，电子技术课涉及的知识面广，基本概念、基本原理、分析方法多，因此学生在学习中，总是觉得很吃力，致使学生学习热情不高，教学质量不理想。学生虽已接触了一些电子专业的基础知识，但基础相当薄弱，且学生的学习习惯不佳，传统的教学模式用单一的方法从理论上阐述，学生感到抽象，难以理解和掌握。没有扎实的基础，对学生的学习有着很大的影响。

四、教学过程和教学资源设计

1、教学环境设计

智能手机、电子学综合实验装置、导线、集成电路、电子实验室、多媒体等。

2、关于教学策略选择的阐述

在教学中以知识预备——实物演示——相关知识学习——任务实践——点评分析为主线，综合的运用多种教学方式来充分调动学生学习的主动性和积极性，体现其主体地位，通过移动学习，使学生学习更具主动性、开放性。

3、教学过程结构设计

（1）课前准备，引发注意或提醒。

教师登陆移动教学系统，通过手机向学生发送上课要求，包括上课课题、时间、地点、需要准备的知识、学习工具等。

学生进行分组，并选出组长，每4人为1小组，并选取一人作为组长，搜索关于计数器的实际应用例子，并把结构以小组为单位上传到教师机上。同时上网站下载数字钟视频，总结计数规律。

（2）创设情境质疑引新

先通过上节课作业评价以及复习回顾，使学生进一步巩固所学知识，同时也为新课的学习打下伏笔。然后教师将手机与电脑连接，通过投影仪投影展示预习结果来引入新课。

（3）讲授新课提出问题解决问题

以提问、练习贯穿全程，结合讲授法和启发式教学法，让学生通过移动学习、自主学习、合作学习、探究学习的方法在回答问题的过程中掌握新知识。

分析讨论、明确任务：秒电路、分电路、时电路的计数规律分别为60进制、60进制、24进制。本次课任务：秒电路的设计与制作。

提出要求：采用集成计数器74LS161和集成门电路74LS00。

组内分工：组内讨论设计思路：采用74LS161实现秒电路，需要两部分即6进制计数器、10进制计数器，然后实现个位向十位的进位；因此分工为：1人设计6进制，1人设计10进制，2人分析个位向十位的进位。

设计过程：

1）手机下载教师端资料，学习74LS161的功能及使用方法。2）教师结合74LS161，讲解实现7进制计数器的一种方法；并播放仿真视频。3）学生下载或查阅教师的设计方法，自己设计出10进制和6进制的计数器及60进制计数器，并以小组为单位上传设计结果至教师手机。4）师生共同分析学生设计结果。A、组内代表讲解设计思路与结果，分享成功的经验和失败的教训。B、其他小组的分析与评价。C、教师总结。

（4）巩固新知拓展应用

使用数字试验台制作秒电路。采用任务驱动法和项目式教学法，教师指导、学生试做，提高学生实践动手能力，并通过实践分析、验证相关知识，化解难点；最后通过协作分析点评方式，实现知识的汇总提高。

1）手机查阅试验台上脉冲信号的使用说明、电源和接地的使用说明。2） 搭接60进制计数器。3） 手机查阅译码显示器的作用及使用方法。4） 实现秒电路的计数、译码、显示。5） 上传实验视频。6） 学生自评制作过程。7）学生互评。各小组对其他小组产品进行评价，指出其他产品的创新处在哪、自己需要学习的部分、产品需要改进的部分等。8） 教师评价。最后教师根据各组项目完成情况综合教学目标及学生具体表现，给出考核结果。

总之，作为数字化学习与移动通信技术相结合的产物，移动学习从根本上解决了教学活动中时间不同步、空间相分离的问题，真正实现从教师的“教”转变为学生的“学”，做到以学习者为中心，以教育传播理论为基础，以移动终端设备为工具，以数字化信息资源为内容，以任务驱动、社会情境为教学应用模式，全方位激发学生的学习动机，培养学生积极学习的习惯。作为传统教学的有效补充，移动学习创造了一个传统课堂学习、数字化学习与移动终端学习相结合的无障碍教学环境，具有很大的发展前景。

参考文献：

[1] 皮连生.教学设计——心理学的理论与技术[M].北京：高等教育出版社，2000

数字集成电路设计论文 第7篇

1、同步数字集成电路

在当前数字集成电路设计中, 最常用的方法为同步方法, 这一方法除了能最大限度的发挥出集成电路的优势外, 还具备高度的可靠性。但在实际应用中, 所谓的同步, 具体是指该电路系统在实际影响中, 其所包含的触发器都能在一个公共时钟的控制下进行运行。结合同步电路的整体运行结构, 其内部构造主要由组合电路、时序电路及时钟分配网络等三个方面构成。这三者之间有着相辅相成、缺一不可的关系。集成电路在很大程度上与组成电路之间存在着较大的差别, 组合电路能够随时输出稳定状态, 而集成电路则不行。此外, 在整个集成电路中, 时钟偏移的出现, 在扰乱整个时序单元的同时, 还会使整个集成电路的内部处于混乱状态, 甚至在情况严重时会出现瘫痪, 这些, 都需要设计人员进行考虑, 并对其进行完善。换而言之, 在整个同步数字集成电路的实际运行中, 要想从根本上保证电路的运行秩序, 其核心在于保证各个时序单元的时钟信号处于正确状态, 只有这样才能得到正确的逻辑值, 从而确保整个电路功能的正确发挥。

2、时钟偏移

在整个同步数字集成电路设计中, 若使用边沿触发式触发器的同步系统, 则必须要求所有的触发器都在同一时刻对时钟出发沿进行接收, 并以此来确保集成系统的正常运行。若单纯的从理论角度出发, 电路中的触发器所使用的都是同一个时钟信号, 但其中一个触发器接收到的时钟信号要比另外一个的时间晚很多。换而言之, 即同一信号在发出后, 到达的时间不同, 这就是所谓的时钟偏移。但在实际应用中, 若出现最大传递延时的状况, 则能从很大程度上反应出信号出现了变化, 且最慢的接收器也会在一定时间内响应这种变化。而正是这种延时状况, 在很大程度上确定了电力的最大允许速度, 即人们常说的最大传递延时。与之不同的是, 最小传递延时在实际应用中, 能够在很大程度上表示输入时间的变化, 一旦输出时间出现了变化, 则其中传递的时间都会受到影响。但与最大传递延时相比, 这种延时所造成的影响要小的多, 因而在一定程度上更适合应用到时钟偏移的研究中。

3、时钟偏移分析

科研人员在整个同步数字集成电路的设计研究中, 受时钟信号的影响, 在考虑整个电路时序单元的同时, 还需要电路设计的各个环节考虑进去。从现有的集成电路设计方案能够得出, 在引起时钟偏移的众多原因中, 导线长度及负载的不均衡是引起时钟偏移的主要因素;再加上串扰 (即一根信号线的能量串入到另一根信号线中) 因素的影响, 都会在很大程度上引起时钟偏移的现象。在大型PCBO或ASICO专用集成电路设计中, 通常难以找到可能引起时钟偏移的所有原因。所以, 大多数ASIC制造商都要求设计者提供额外的建立和保持时间容限, 但在这些应用中, 其时间容限往往存在与系统内部的延迟部位, 这些部位都会因时间延迟而引起相应的后果。面对当前集成电路研究步伐的加快, 时钟偏移的大小与极性都会对整个集成电路的稳定性及功能性造成影响, 与此同时, 任意两个相对的时序在运行中, 其相邻的寄存器都会受自身极性的影响, 出现颤抖, 这些都会影响时钟的正常运行, 并由此导致时钟不确定因素的出现, 而这些, 都需要科研人员对整个时序进行相应的分析, 确保集成电路的顺利运行。

4、结语

综上所述, 在当前同步数字集成电路设计的研究中, 时钟偏移作为最常见的问题之一, 在影响整个集成电路正常运行的同时, 还会对系统的性能造成影响。在完善这一问题的过程中, 设计人员只有在了解时钟偏移产生的机理上, 才能采取相应的措施来缓解这一现象。这就需要设计人员能够结合着我国集成电路发展的基础, 不断学习国外集成电路的研究技术, 将其运用到我国的实际发展中, 在推动集成电路发展的同时, 还能为其今后的发展奠定坚实的基础。

参考文献

[1]殷瑞祥, 郭镕, 陈敏.同步数字集成电路设计中的时钟树分析[J].华南理工大学学报 (自然科学版) , 2011, (06) .

[2]曹海涛, 郑建宏.专用集成电路设计中的时钟偏移分析[J].真空电子技术, 2009, (05) .

数字集成电路设计论文 第8篇

区位环境

北京亦庄经济技术开发区是一个以高新科技产业为依托的城市新区,经过多年建设已经形成一定规模。中视联国际数字产业园项目位于其33M1号地块,西邻地盛西路,南临地盛北路。地块北面与亦庄开发区成熟的生活居住区间隔一条城市绿化隔离带,地块南面则为大片的生产研发科技园区。从区位上看,中视联国际数字产业园位于科技园区与生活园区的交界地带,交通便利的同时也产生人流交杂等问题。该地块45m的规划高度突出于周边地块18m限高,成为城市天际线上的标志性建筑。

规划理念

中视联国际数字产业园项目作为高层研发办公建筑群由共享基座与14栋小型单体建筑共同组成,为园区内的数字电视联合会相关科研生产单位的设计研发总部提供独栋和双拼楼型。不同单位相对独立又有一定联系,共同组建整体园区风貌。建筑师在初步了解数字电视设计研发原理后,提出“电路板型规划原理”,方案在充分尊重规划与建筑学原则的前提下,在流线组织与空间形态的控制上形成与园区数字科技性质相吻合的特色。

1.电路系统块图集成板型空间布局

电路板是电子工业中最常见的组件之一,它是将不同功能的电子原件在有限的基板内通过电路连接所产生的工作组,它的工作原理与城市规划相类似,相当于一个“微型城市”,只不过规划格网尺度是米和千米,而他们格网是50mil和100mil(mil为千分之一英寸)。不同的电子元件就如同城市里高低形状各异的楼宇,它们大小、高度、形状不同,也因为性能需要相互靠近或远离,但电路板所能占得的空间大小是一定的,随着高集成化设计与工艺的不断进步,使得更小、更轻、更高效的设计目标成为现实。中视联国际数字产业园项目将地下一层车库与多种管理用房依据各自的功能与交通要求,通过人行天桥与车行坡道立体连结,形成“基板”的统一体量。地面上14栋独立单体采用矩阵形布局坐落于基板上,他们彼此独立并共享“基板”内的服务功能,仿佛一块电路板上的14枚电子元件,设置各种交通路径保证流线的高效性。

2.双面板走线人车分流

作为容积率2.0的高层科技园区,绝大部分的上班者与来访者的交通都依赖于机动车。如果大量设置地下车库,不但流线复杂,而且人们还需要走入昏暗的地下室,通过压抑的电梯间来到封闭的办公室,终日“不见天日”,而地下车库以上的地面部分仅能做些浅土层的装饰草坪,既缺乏空间感又不利于生态。

走线(交通)问题也是电路板设计的重点之一,不同电元件之间通过铜箔连通,而铜箔则需平面不相连且两层不重叠的紧密压印在基板上,当电路附载多时,即使整个基板面都铺满铜箔也无法满足使用需求,这时双面板走线技术则可将一部分电元件的针脚穿透基板,并用铜箔在背面连通,为电流争取双倍的连通面积。依据该原理,园区规划设计中将首层地面抬高1.2m,并在各单体间设置连桥,机动车通过坡道下至负3m的地下庭院停车场,使得车辆与行人立体分流。这样,既解决了由于强调机动车易达性而造成的办公楼间车流与人流在平面拓扑关系下交叉的问题,也在不突破容积率的前提下,利用桥与庭院解放原本黑暗的地下停车库,将阳光与空气还给需要依赖机动车交通的使用者。

3.多层板“近地面层”

随着电梯的大量应用,人们可以轻易地使用高楼层,但建筑物首层仍是使用机率最高的区域。建筑首层作为行走与视线最容易到达的区域,人们的公共活动激发了其空间活力,使得接近地面的楼层成为商业、休闲、展示等活动的主要区域。

空间可视与流线易达是建筑首层与人类活动本能密切相关的两个空间要素,在这里通过感官获得大量信息而激发兴趣,并且方便到达使得事件具有参与性。园区建筑首层为7.48m的挑空设计,形成多种内部吹拔空间,步行入户层位于高出城市道路1.2m的平台上,而乘车人员入户则位于负3m的地下庭院层,如何把不同高度的入口空间联系起来,并且能够激发空间活力是设计的重点。就如同电路板设计中的多层板压制技术,随着集成化程度的进一步提高,连接通路必须变成多张双面走线板层叠才能满足一样,不同电子元件针脚需穿越不同线路层,再通过精确的搭桥相连,而被穿越的线路层铜箔则需要溶化出不同空洞以保证针脚穿越时不发生短路。园区“近地面层”通过楼梯与坡道上下贯通连成环状,并依据视线分析与区域使用频率的高低,将咖啡、展厅、书吧、超市等附属功能空间设置于环形路径中。下沉庭院中设置绿化与水景,并利用实土区域种植高大乔木,步行天桥架设于乔木树冠之间,产生“车在水边行,人在叶中走”的鲜活景象。这一路径设置也给下班后的园区带来活力,便于展开轮滑、自行车等活动,提高了附属功能空间的使用率。

单体设计

园区建筑采用钢筋混凝土框架剪力墙结构,高度在40m～45m,根据每个入驻企业的需要,每个独立单元面积在3 000m2～8 500m2不等,但作为8～10层的建筑由于业主要求独立形象,造成标准层面积较小而经济性欠佳的问题,成为本设计的一大遗憾。

1.悬挑

园区用地紧张,虽然设置“近地面层”扩大了公共区域面积,但首层空间仍然感到局促。为了进一步强化公共空间,并充分利用“限高高”的优势,设计师考虑二层以上设置出挑2m～3.5m,首层加高至7.48m并设置夹层,以弥补其产生的面积损失。而出挑2m至3.5m后,墙壁与柱子之间比较宽阔,方便摆放工作位,避免出现空间死角。这样,所有单体均形成倒“凸”字的剖面形状,而这一举措增加了广场面积,减少空间局促感。

2.数字立面

“数字立面”其实是很不准确的说法,确切的解释是“让人产生数字化图像联想的立面作法”。园区每一栋建筑单体均由虚实体量穿插而成,虚体量由玻璃幕墙与U形玻璃墙作为主要外装饰材料,纤密的竖向玻璃分割与淡绿色整体色彩让人联想起好莱坞电影《MATRIX》中黑色背景下一串串如雨滴般下落的绿色数字符号。而其中符号段的非连续性与大小差别则是建筑物实体量开窗的构思来源。貌似纷乱的开窗加强了立面的复杂性,但也奉行一定的原则将3 740mm的标准层高用400mm的构造梁划分成3段,在构造梁立面高度定位不变的前提下,用1 200mm的开窗模数进行组合,最终形成整体效果。

3.自然光控制

园区内的工作人员主要从事研发与设计工作,都是依靠计算机辅助完成的。如何为工作区提供均匀适当的自然光对于创造节能和舒适的工作环境具有重大意义。在该项目中,建筑师大量使用了半透明空间手法双层铝制百叶格栅与半透明玻璃墙板,既是控制自然光的有效手段,又增强了建筑物与环境之间的空间渗透感。双层铝制百叶格栅与首层玻璃幕相结合,减少直射光照射的同时,经过双层白色格栅的调节,室内形成柔和的漫射光环境,而来自外部公共空间的视线干扰也因为双层白色格栅而大大减少。此外,标准层部分外墙面采用了U型再生玻璃墙板,自然光线透过其独特的半透明质感后变得更加均匀,进一步优化了标准层小进深带来的自然采光优势。

中视联国际数字产业园项目是北京这类大城市独特的“总部经济”之下的产物。在设计中,建筑师对于项目特色的理解来自于学习服务对象工作领域的知识,姑且不论“形而上下”,但这种态度值得肯定。设计与建造过程中当然也问题重重,但就“小标准层高层研发办公建筑群”这一类型来说具有一定的代表性。本文不揣浅陋,略陈己见,以就教于高明。

项目概况

开发商:北京中视联国际数字产业园开发有限公司

工程主持人:范强

建筑师:胡罡曹翠霞张晓明赵园生齐中凯贾淼

结构工程师:苟建军沙秀芬孙倩

电气工程师:金璞

设备工程师:胡跃刚

用地面积:4.0hm2

容积率:2.0

总建筑面积:12.06万m2(地上面积8.00万m2,地下面积4.06万m2)

设计时间:2007.01

数字钟电路的设计 第9篇

数字钟是采用数字电路实现的计时装置,并能将计时结果时、分、秒以数字形式显示。随着数字集成电路的发展和石英晶体与555振荡器的广泛应用,数字钟的精度远远超过老式钟表。同时,数字钟阅读更直观、更容易,因此在各领域的使用越来越广泛。

数字钟电路是组合逻辑电路和时序逻辑电路的综合应用。目前广泛使用的数字钟一般是两种:一种是采用555定时器构成的多谐振荡电路作为时钟源;另一种是采用石英晶体为核心的振荡电路作为时钟源。本文将对555定时器构成的多谐振荡电路作为时钟源的数字钟进行设计。

1 数字钟的基本组成和工作原理

数字钟电路由主体电路(振荡电路、分频电路、时分秒计数电路、校时电路、译码显示电路)和功能扩展电路(整点报时电路)两部分组成,它的基本逻辑框图如图1所示。

1.1 振荡分频电路

振荡电路(如图2所示)是由555定时器及外部阻容元件(R1、R2、R3、C1、C2、C3)构成的多谐振荡电路。多谐振荡器也称无稳态触发器,它没有稳定状态,只有两个暂稳态,同时它不须要外加触发脉冲,就能输出一定频率的矩形脉冲(即自激振荡),矩形脉冲的振荡频率为undefined,通过调节R3可校准多谐振荡电路的输出频率为1000Hz。

分频电路(如图2所示)是由三片十进制同步加法计数器(EN、CP、MR为输入端,A、B、C、D为输出端,A为最低位,D为最高位)连接构成。第一片计数器的CP端,送入的脉冲信号是多谐振荡电路产生的1000 Hz矩形脉冲。第一片计数器的计数输出端D与第二片计数器的EN端连接,即将D的输出信号作为第二片计数器的时钟信号,同理,第二片计数器的计数输出端D与第三片计数器的EN端连接。因为EN作为时钟输入端,是下降沿有效,只有当输入信号由“1”变成“0”时,才能触发计数器做一次加计数,因此,第一片计数器做十次加计数,第二片计数器才做一次加计数,故第二片计数器的计数频率是第一片计数器的十分之一。同理,第三片计数器的计数频率是第二片计数器的十分之一。第三片计数器的输出端D与秒计数电路中的的个位计数器的EN端相连。计数电路中的所有计数器与分频电路中的计数器是相同的,都是十进制加计数器。因此,秒计数电路中的个位计数器的计数频率又是分频电路中第三片计数器的十分之一。综上所述,秒计数电路中的个位计数器的计数频率是多谐振荡电路产生的矩形脉冲频率(1000 Hz)的一千分之一,也就是1Hz,即三个十进制加计数器构成了一个千分频电路,把输入的1000 Hz信号变成了1 Hz信号输出。

1.2 时分秒计数电路

时分秒计数电路中共有六片十进制同步加法计数器,分别对应“时”的十位、个位,“分”的十位、个位,“秒”的十位、个位。“秒”、“分”计数器是60进制(如图3所示)的,振荡分频电路输出的1Hz矩形脉冲信号送入“秒”个位计数器的CP端,当第10个计数脉到来时,“秒”个位计数器清零,同时,进位端D向“秒”的十位计数器输出进位信号。

当第60个“秒”脉冲(分频电路输出的1Hz矩形脉冲信号)到来时,“秒”十位计数器的状态是0110,“秒”个位计数器的状态是0000,此时,“秒”十位计数器的B、C端输出为“1”,将两者相与后同时送到“秒”十位计数器的清零端和“分”个位计数器的CP端,同时完成60进制计数和向“分”个位计数器进位。同理,“分”计数器的计数以及向“时”个位计数器的进位过程也是如此。“时”计数器是24进制(如图4所示)的,“时”个位计数器的计数以及向“时”十位计数器的进位同“秒”计数器,当第10个计数脉到来时,“时”个位计数器清零,同时,进位端D向“时”的十位计数器输出进位信号。当第24个“时”脉冲(来自“分”计数器输出的进位信号)到来时,“时”十位计数器的状态为0010,“时”个位计数器的状态为0100,此时,“时”十位计数器B端、“时”个位计数器C端输出均为1,将两者相与后送入两计数器的清零端,完成24进制计数。

1.3 校时电路

数字钟走时会出现误差,所以要对时间进行校准,图5中在时分计数电路中加入了校时电路,时、分计数电路可实现互不干扰正常运行的独立校时功能。现以分计数器的校时电路为例,阐述一下校时电路的工作原理。校时电路中采用RS触发器作为无抖动开关。通过开关Key的接入位置,可以选择是将“振荡分频电路输出的1Hz信号”还是将“来自秒计数器的进位信号”输出至分计数器的CP端。当开关Key置于下端时,RS触发器的输出undefined“来自秒计数器的进位信号”被输出至分计数器的CP端,分计数器正常工作;需要校正分计数器时,将开关Key置于上端,这时RS触发器的输出undefined,“振荡分频电路输出的1Hz信号”被输出至分计数器的CP端,分计数器在“振荡分频电路输出的1Hz信号”的作用下快速计数,直到正确的时间,再将开关Key置于下端,达到了校准时间的目的。

1.4 译码显示电路

时分秒计数器中的每一个计数器连接一条单独的译码显示电路(如图6所示),各计数器的计数结果将以8421BCD码形式输出给译码器,译码器将8421BCD码转换成数码管需要的逻辑送给数码管进行显示。译码器通常采用7段译码显示驱动器。常用的7段译码显示驱动器有74LS47、74LS48。

数码管常见的是由7个条状和一个点状发光二极管管芯制成,根据其结构的不同,可分为共阳极数码管和共阴极数码管两种。共阳极数码管可用74LS47驱动使用,共阴极数码管可用74LS48驱动使用。常规的数码管起辉电流只有1mA～2mA,最大极限电流也只有10mA～30mA,所以它的输入端在与5V电源或高于TTL高电平(3.5V)的电路信号相接时,一定要串加限流电阻,以免损坏器件。

1.5 整点报时电路

整点报时电路可设计为在整点前十秒时开始每隔1秒鸣叫一次,鸣叫时长为1秒,即59分51秒、53秒、55秒、57秒、59秒各鸣叫一次,到整点时共鸣叫5次,鸣叫结束,正好是整点。5次鸣叫中,前4次为低音(500Hz),第5次为高音(1kHz)。因为报时电路因未涉及到“时”,所以它只与“分”、“秒”计数器有关。“分”十位计数器输出端为D4、C4、B4、A4,“分”个位计数器输出端为D3、C3、B3、A3,“秒”十位计数器输出端为D2、C2、B2、A2,“秒”个位计数器输出端为D1、C1、B1、A1。在报时时段内,“分”十位、个位计数器和“秒”十位计数器的状态是不发生变化的,即D4C4B4A4=0101,D3C3B3A3=1001, D2C2B2A2=0101保持不变,所以C4=A4=D3=A3=C2=A2=1。只有“秒”个位计数器在正常计数,在51秒、53秒、55秒、57秒时,A1=1,D1=0,输出500 Hz信号;在59秒时,A1=1,D1=1,输出1 kHz信号。综上所述,可得整点报时电路如图7所示,报时电路采用射极输出推动蜂鸣器,三极管基极串接1kΩ限流电阻,是为了防止电流过大损坏蜂鸣器的。

2 结束语

随着中小规模集成电路的广泛使用,数字钟的体积越来越小,功能越来越多,寿命越来越长,数字钟在各个领域逐步替代了机械式时钟。本文介绍的数字钟是现下较流行的数字钟实现方案,它电路简单,容易制作,且成本较低,但其功能略少,后续数字钟的研究中,将会从实用性、娱乐性等方面去考虑扩展它的功能,例如,多点定时报警、音乐报时等,使其真正成为人们日常生活、工作不可缺少的工具。

参考文献

[1]徐红霞.数字钟电路的设计[J].广东技术师范学院学报,2008(1):17-20.

[2]黄红飞,陈亦兵.基于74LS162数字钟设计及时间校准研究[J].电子设计工程,2011(9):185-187,192.

应用VHDL语言设计数字电路 第10篇

1. VHDL的特点

1.1 功能强大。

与其它的硬件描述语言相比，VHDL具有更强的描述能力和语言结构，可以用简洁的源代码描述复杂的逻辑控制。它具有多层次的设计描述功能，层层细化，最后直接生成电路级描述。

1.2 系统硬件描述能力强。

VHDL具有丰富的数据类型、丰富的仿真语句和库函数，它在任何大系统的设计早期就能查验设计系统功能的可行性，随时可对设计进行仿真模拟。

1.3 设计与工艺无关。

用VHDL进行硬件电路设计时，我们并不需要首先考虑选择完成设计的器件。VHDL的硬件描述与具体的工艺和硬件结构无关，因此VHDL设计程序的硬件实现目标器件有广阔的选择范围。

1.4 设计方法灵活，易于修改。

VHDL语言标准、规范，大多数EDA工具都支持VHDL。在硬件设计过程中，用VHDL语言编写的源程序便于管理，VHDL易读、结构模块化、方便修改、交流和保存。

1.5 支持广泛，移植能力强。

VHDL是一个标准语言，在电子设计领域为众多的EDA工具支持，因此移植能力好。

2. VHDL的基本结构

完整的VHDL程序一般由库、实体、结构体三个最基本的部分构成。

2.1 库（Library）。

在库内存放了可被其他VHDL程序调用的数据定义、器件说明、程序包等资源，库的种类很多，在安装元件库的目录下有VHDL87或VHDL93文件夹，里面包括IEEE、Altera、IPM、STD四个库。

2.2 实体（Entity）。

它仅定义设计模块输入/输出信号，不涉及模块内部逻辑功能的实现。

2.3 结构体（Architectrue）。

它描述设计模块的逻辑功能，结构体必须和实体相联系，确定实体定义的输入与输出信号的逻辑关系，一个设计实体可以有多个结构体。

3. VHDL的设计流程

在VHDL的设计过程中，我们采用自顶向下的方法，首先从系统设计入手，在顶层进行功能方框图的划分，其次对各模块进行设计并仿真，再次综合进行门级仿真，如果没有错误即可下载，最后实现电路。用VHDL设计数字系统的流程如下：

输入源程序编译源程序仿真综合门级仿真物理设计时序仿真

4. VHDL的应用实例24进制计数器

我们可以通过MAX+Plusll平台的编译、仿真，得到仿真波形图(图1)，在仿真无误的情况下，编程下载到器件芯片(图2)。

24进制计数器VHDL程序描述如下：

通过以上实例，我们可以看到，VHDL语言具有良好的电路行为描述能力和系统描述能力，利用VHDL语言设计数字电路更为灵活方便，设计周期也大大减小。目前，国际上用VHDL进行系统逻辑设计成为流行方式，学会VHDL及其设计方法也是新的潮流。VHDL将成为数字系统设计领域中所有技术人员必须掌握的一种语言。

摘要：本文简要讲述了VHDL语言的特点、基本结构和设计流程, 通过实例“24进制计数器”介绍了在MAX+plusⅡ环境下运用VHDL语言设计实际电路的具体方法和步骤。

关键词：VHDL,数字电路,设计流程

参考文献

[1]程云长.可编程逻辑器件与VHDL语言.北京科学出版社, 2002.

数字电路开发板 第11篇

“数字电路”是中职学校电工、电子、机电、信息、通信等专业的一门非常重要的专业课。在实际教学中，多数中职学校的教师们往往只是在黑板上进行电路分析和逻辑分析，实际效果非常抽象，学生难于理解和掌握有关知识点。目前，针对这门课程所用到的实验、实训设备，要么是实验箱，要么是实训桌。这些设备存在成本较高（数千元甚至上万元）、操作不够灵活等问题，一般条件不够好的学校都没有能力配备使用。在使用这些设备的学校中也普遍存在损坏严重、使用率不高等现象。更主要的是，这种实验箱、实训桌开发创新的功能不够强，基本上只能按部就班进行操作，对学生的创新思维培养极为不利，而且对学生的专业能力和动手能力培养的效果也不是很好，更谈不上让学生进行数字电路的开发。为解决这些问题，我经过不断查找资料，不断与学校老师、企业技术人员探讨，不断改进，最终设计出这种数字电路开发板。

开发板结构及工作原理实现过程

总体结构

完成后的开发板如图1所示。此开发板采用层叠结构，整个开发板分为主板和扩展板（可多块），扩展板可用4个螺丝固定在主板的上方。开发板的主板上设置了稳压电源、可调电源、信号发生、触发脉冲、BCD译码、数码显示、二极管显示、按键、开关等电路，扩展板上设置了众多的电子元件扩展接线柱或集成电路测试座。各电子元件的连接是通过固定在开发板上的铜鸡眼进行插按的，具有结实耐用、直观明了的特点。图1显示的是开发板上安装了1块NE555和1块CD4017集成电路以及几个阻容元件，安装了1个十进制闪烁电路。图1中，1块扩展板已经装在主板上，主板和扩展板也能分开放置。扩展板还可以进行多层构建。

电源电路

稳压电源、可调电源电路如图2所示。

三极管V101、V102、可控硅T、红色发光二极管LEDl以及电阻R101、R102、R103、R104、R105、R106、电容C103等组成过载保护、过载指示电路。三极管V101、V102组成复合三极管。平时可控硅T截止，复合三极管通过R101、R102得到电流而工作。当流过负载的电流达到300mA以上时，R105上的压降达到0.7V左右，导致可控硅T被触发导通，对应复合三极管截止，切断电源输出，同时红色LEDl发光指示。此时，只有先切断开关S101，对负载进行检查后，再闭合S101才能使电源恢复输出。电路中，三端稳压器7805内部具有过流保护、热保护和调整管安全工作区保护功能，由于保护措施完善，所以即便使用过程中发生输出端瞬时对地短路，也不会烧毁。二极管D101可确保外按的直流电源只能是上正下负。二极管D102可防止三端稳压器的输出端电压比输入端电压高。经过多次用导线对5V电源进行短路测试，过载保护电路每次均能可靠工作，确保5V电源安然无恙。通过调节RW101电位器的阻值，可改变0～5V的输出电压。

信号发生电路

用1块NE555时基集成电路和1块CD4069六反相器中的2个反相器，以及电位器、电阻电容等元件，组成脉冲信号发生电路。改变电位器阻值，可改变脉冲信号的频率。由于此脉冲信号是加给数字集成电路作为控制信号的，所需的负载电流很小，因此在脉冲信号输出端处设置了限流电阻，可有效防止学生因按线错误而导致开发板的损坏。

触发脉冲电路

用1块NE555时基集成电路和上文所述CD4069六反相器中的另外3个反相器，以及常开按钮、电阻电容等元件，组成触发脉冲发生电路。每按一次按钮，就可同时输出1个正脉冲、1个负脉冲。由于此脉冲信号是加给数字集成电路作为控制信号的，所需的负载电流很小，因此在脉冲信号输出端处按照与信号发生电路的相同处理方法，也设置了限流电阻，可有效防止学生因接线错误而导致开发板的损坏。

BCD译码与数码显示电路

BCD译码与数码显示电路如图3所示。

CD4511是1块用于驱动共阴极LED数码管显示器的BCD码7段译码器，具有BCD转换、消隐和锁存控制、7段译码及驱动功能。它能提供较大的拉入电流，可直接驱动LED显示器。开发板上设置了2组BCD译码、数码显示电路。每组电路都设计了4个BCD码输入插口及7个扩展输出插口。在输入插口和扩展输出插口处也都设置了限流电阻R401—404和R405R411，可有效防止学生因接线错误而导致开发板的损坏。

二极管显示、按键与开关电路

LEDI—EDl0发光二极管可作为数字集成电路输出高电平时的显示，LEDlI—ED20发光二极管可作为数字集成电路输出低电平时的显示。每个发光二极管电路中都串按有1个1的限流电阻，因此，无论学生如何错误接线也不会导致开发板的损坏。

按键电路中按键未按下时，输出为高电平；按键按下后，输出为低电平。按键与开关电路中同样设置有保护用限流电阻。

使用

使用时，不用其他任何电子元件，仅仅利用主板就可以进行有关555振荡、555触发延时、BCD译码、数码显示等电路的探究。

利用主板，外加相应的集成电路，可以进行有关数字集成电路以及555时基电路的实验验证、电路探究。

如果再利用扩展板，外加相应的电阻电容、晶体管以及集成电路等电子器件，就可以有效、方便地进行众多有关数字电路方面的电路设计、开发创新，有效实现行动导向教学、项目教学等。

例如可利用此开发板进行各种逻辑门电路包括与门、或门、与非门、或非门等的设计与创新开发，各种组合逻辑电路包括编码器、译码器、数码显示器、译码驱动器、数据选择器和数据分配器等的设计与创新开发，各种集成触发器包括基本RS触发器、同步触发器、边沿触发器等的设计与创新开发，各种时序逻辑电路包括寄存器、计数器的设计与创新开发，脉冲波形的产生、整形及其应用设计与创新开发，555时基电路及其应用设计与创新开发，等等。

项目特点及创新性

此开发板不仅能有效地进行数字电路的实验验证，更重要的是能有效地进行数字电路的创新开发。与传统的实验箱、实训桌平面化、符号化的形式不同，这种开发板是开放的，元器件以及它们的连接全部展现在学生眼前。这种开发板可用于常见的各种数字集成电路的教学实验和创新开发，输入/输出信号都能用发光二极管指示或数码管显示，具有功能较全、构造简单、价格低廉、体积小巧、不易损坏、开放直观、创新性强、易于推广等特点。教学中使用这种开发板，能真正实现理论与实践相结合，非常适合行动导向教学法、项目教学法和系统分析法的开展，对学生行动能力开发、关键能力培养非常有效，可以大大提高学生的实践能力、操作能力、创新能力和解决实际问题的能力。此开发板的优点和创新性体现在如下几个方面：

功能较全。几乎所有中职数字电路课程教学中讲到的电路都能进行实验、验证。

构造简单。只要具备当前一般中职学生的基础，都能很快熟练操作使用，顺利进行创新开发。

价格低廉。每套成本不到100元，一般的中职学校都能实现人手一套，确保行动导向教学法、项目教学法的顺利开展。

体积小巧。采用层叠结构，可以在较小的面积内进行更多的电路连接、电路设计。

不易损坏。多重的短路保护、限流保护，一改传统实训桌、实验箱的娇气，能有效防止开发板因线路按错而造成损坏。

开放直观。开发板上各部分的电路组成直观明了，而不必像传统实训桌、实验箱那样“暗箱操作”。

此开发板经过1年多在多个中职学校使用，感觉效果很好。对学生学习兴趣的培养、行动能力的开发，以及对实践能力、操作能力和创新能力的提高都非常有效。

该项目获得第27届全国青少年科技创新大赛科技辅导员创新成果物理教学类一等奖。

数字钟电路的设计与制作 第12篇

一、数字钟电路设计思路

数字钟的整个电路秒脉冲电路、较时电路、时分秒计算器、数码驱动显示电路和报时电路五大部分。

整个电路由秒脉冲电路, 较时电路, 时分秒计算器, 数码驱动显示电路和报时电路五大部分组成。

二、单元电路的设计方法

⒈秒信号发生电路

这是数字钟的关键电路, 它直接影响到数字钟的走时准确。根据计时的精度确定石英晶振的频率, 一般采用32768HZ的石英晶体振荡器通过15次的分频 (15级二分频, 因215=32768) 来获得秒脉冲的信号, 作为计时的基本单位。石英晶振的误差很小, 一般可达10-9数量级。如果需要更高精度的可以选用更高的晶体振荡器。经过更多级的分频, 可得到更加精确的秒信号, 一年中的误差不超过一秒。我们选用CD4060作为秒脉冲发生电路的主要器件, 它是14级的二进制计数器/分频器/振荡器。如图2所示, C1, C2, 晶振, R4, CD4060等器件构成32768HZ振荡器。CD4060的9脚10脚11脚内含两个非门电路, 16脚为电源, 8脚接地, 1脚输出12分频信号, 2脚输出13分频信号, 3脚输出14分频信号, 图中的R4是反馈电阻, 可使内部的非门电阻工作在线性放大区, C2是微调电容, 可改变振荡频率, 以保证精确度。12脚为复位功能, 当为高电平1时, 清零即Q1~Q14输出为0, 当12脚为低电平0时, 内部计数器对9脚的脉冲进行计数且在脉冲的下降沿进行翻转。从3脚输出的为32768的第14级二分频, 即为2HZ, 经74LS74 (D触发器) 再作二分频, 从而得到秒脉冲 (1HZ信号) 。

⒉“时”“分”“秒”计数器电路

计数器电路用来完成60秒60分及24小时的计数工作, 且秒计数器的进位脉冲可以作为分计数器的输入脉冲, 同理分计数器的进位脉冲可以作为小时计数器的输入脉冲, 24小时的进位脉冲可以作为一天的输入脉冲。“秒”“分”“时”计数器电路采用双BCD同步加法计数器CD4518, 由图2得到的秒脉冲送图3秒计数器, 由此完成60秒计数功能。由74LS08的3脚输出信号即为60秒的进位脉冲。

图中, QA1、QB1、QC1、QD1为秒个位上十进制显示的二进制BCD码, QA1、QB2、QC2、QD2为秒十位上6进制BCD码, 当十位要显示十进制6时即0110, QB2、QC2位均为1, 利用此条件, 经74LS08 (四二输入与门) 内部与门输出为1即高电平, 给15脚, 高电平使CD4518一组十位上的计数输出全部为0并向前输出一高电平, 其他时候为低电平, 此脉冲即为分脉冲的输入信号。CD4518 15脚和2脚分别为清零端, 当它为高电平时, QD~QA=0为低电平, 执行计数功能, 其脉冲输入有2个方式, 从2脚10脚输入时, 为下降沿计数, 此时9脚1脚接低电平才有效, 否则不能计数, 计数脉冲信号从9脚1脚输入时, 从脉冲的上升沿开始计数, 此时, 2脚10脚应高电平才有效, 否则不能计数。

分计数器与秒计数器完全相同。不同之处在于输出的脉冲不同, 前者是1HZ, 这里是1/60 HZ。图略。

时计数器为24进制计数, 基本电路与分秒计数器相同。不同的是找出24进制的复位脉冲即显示24时个位及十位共8个输出端全部清零。十位为0010 (显示2) 时, 个位为0100 (显示4) 时全部清零即00点。选十位的QB=1和个位的QC=1, 通过与门74LS08给CD4518的15脚与7脚为高电平, 使输出QA~QD全为0从而实现24进制, 此进位脉冲即为一天的计数脉冲, 此设计中未使用。时计数器电路如图4:

⒊译码显示电路设计

由计数器得到的4位二进制码的必须通过译码后转为人们习惯的数字显示。如12∶54∶30的二进制码为00010010∶01010100∶00110000。译码之后再驱动7段数码管显示时、分、秒。译码电路及驱动电路由74LS248电路完成见图5:

(共有6个相同的电路)

74LS248既作译码又是LED的驱动电路。13.12.11.10.9.15.14输出分别推动数码管的a.b.c d.e.f.g.字段。74LS248的7、1、2、6脚分别输出4位二进制BCD码。根据计数器的输出状态由74LS248译码后再驱动LED直观显示出来。LED是共阴管, 在LED的第3或8脚串接一个电阻, 可以改变LED的亮度。

4.校时电路的设计

当出现时间误差时, 可利用秒脉冲来进行校对, 具体方法是通过校时开关将秒脉冲直接输入到分计数器和时计数器, 利用微动开关进行校对。如图6所示:

校对工作过程, 校对时, 将开关拨到校对位置。此时秒计数器无脉冲输入停止计数。接下微动开关S1时。脉冲输入到74LS32的10脚。内部为二输入或门电路。9脚输入的是分脉冲, 因秒计数器停止, 分计数器也停止 (不停也可以) , 分脉冲用秒脉冲替代。分计数器由1分计数脉冲变为1秒计数脉冲, 加快了调整速度。同理, 按下S2开关后, 小时输入脉冲就以1秒脉冲代替, 快速改变小时的显示, 达到校时目的。当时间调到与标准时间相同时将开关拨到正常位置, 计时又开始。

⒌报时电路设计

当时间到点时, 需要整点报时, 报时的方式方法有很多。本电路采用播放音乐的方式。播放时间设计为10秒, 采用多路输入与门74LS30来实现。当时间为59分50秒时, 启动控制电路播放音乐。具体方法如下:

59分50秒时计数器给出BCD码为:

即:QD4 QC4 QB4 QA4=0101

QD3 QC3 QB3 QA3=1001

QD2 QC2 QB2 QA2=0101

QD1 QC1 QB1 QA1=0000

利用BCD码输出为1的逻辑与作为控制信号C。

C=QC4QA4QD3QA3QC2QA2来控制声音集成电路 (报时专用) 以及声音功放电路。 (见图7)

74LS30的1、2、3、4、5、6脚为输入端控制信号。经与非门从8脚输出, 当输入的全为1时, 8的输出才为0。经Q1提供启动电流, 使Q1导通, 报时音乐集成块工作输出报时信号, 同时, 启动功放电路, 将报时信号经放大从扬声器输出。

三、制作与调试

⑴根据电路制作电路板采用Protel99 se进行PCB设计, 送印刷板工厂制作出线路板。

⑵选取合格的元件进行安装。

⑶安装无误后, 接通电源逐级调试。用通用计数器测出振荡器输出频率, 调节微调电容C2使振荡频率为3276HZ分别测出CD4060 Q14~Q1各分频频率, 秒脉冲正常之后, 将开关拨至校对位置, 对分小时计数器进行检查。个位应是0~9变化。十位上数字应是0~5变化 (分钟计算器) 或0~2变化 (小时计数器) 。然后将开关拨至计时 (正常) 位置。数字钟应走时正常, 在校时过程中也应该有整点的报时音乐。如果没有则检查74LS30有没有输出及报时功放电路是否正常。

四、结论