软件低功耗范文

软件低功耗范文（精选10篇）

软件低功耗 第1篇

1 软件抗干扰设计

1.1 低功耗嵌入式系统背景

本文是以基于MSP430的低功耗嵌入式数据采集系统为背景进行探讨的。硬件是以MSP430单片机为主控芯片开发的硬件平台, 软件是以IAR为开发环境。MSP430是TI新出的一种内嵌有“看门狗”功能的低功耗单片机[2,3], 它的看门狗很灵活, 并且默认是开着的, 因此如果不使用看门狗要关闭它, 指令如下:

如果打开看门狗则需要在程序中清零, 指令如下:

此数据采集系统功能要求是:上电后5分钟内采集数据 (程序执行函数F (n) ) , 采集完后休眠, 再每五分钟唤醒后采集一次数据 (程序执行函数F (1) ) 。

为了达到抗干扰的目的, 系统要求:每次休眠唤醒之后能进行一次热启动, 并且复位后的某些数据不能丢失, 变量的值保持不变。

1.2 热启动设计原理

嵌入式数据采集系统没有热启动功能前, 程序工作过程是:从main () 进入, 关看门狗, 上电初始化, 进入for循环, 然后判断时间标志的值, 若五分钟内执行F (n) , 若到五分钟, 进入休眠, 接着五分钟到执行F (1) , 进入休眠, 五分钟后退出休眠执行F (1) , 接着在休眠与F (1) 之间不断循环执行。其工作流程框图如图1所示:

加入热启动功能模块后, 程序工作过程稍微有些复杂, 具体过程是:从main () 进入, 关看门狗, 判断热启动标志, 当热启动标志为任意值时, 上电初始化, 进入for循环, 然后判断时间标志的值, 若五分钟内执行F (n) , 若到五分钟, 进入休眠。当热启动标志为设定值时, 热启动初始化, 时间标志此时一定是大于5分钟的, 执行F (1) 。程序退出休眠后一直是先热启动再采集一次数据 (即执行一次F (1) ) , 然后程序在休眠, 热启动与F (1) 之间循环执行。工作原理如图2所示:

热启动的设计就要在退出休眠后, 开看门狗, 使看门狗计数, 待计数满后自动复位, 设置复位标志变量Hot Reset, 判断Hot Reset是否为0x5A, 若为0x5A, 说明是热启动;若为任意值说明是上电复位。

系统程序设计中用到了变量Time Count3 (用来记录时间) , 当Time Count3增到300时 (即5分钟到了) 进入休眠, 在300内执行F (n) , 大于或等于300执行F (1) 。因此, 我们要在热启动后保持Time Count3这个变量的值仍为休眠前记录的数据值 (即大于等于300) 。为了达到要求本文用no_init声明Hot Reset, Time Count3这两个变量。

no_init用于变量声明。以MSP430系列单片机为例, 在默认情况下, MSP430的C语言编译器将变量存放在主RAM中, 并在启动时对其进行初始化。no_init类型修正符使编译器把变量放在非易失RAM区中, 在启动时也不对它们进行初始化[4]。关于RAM区域的分配, 不同的MSP430版本有所不同。本文以MSP4305438为例, 在IAR环境中, RAM分区情况可查看lnk430F5438.xcl文件, 部分内容如下:

从lnk430F5438.xcl文件可以看出RAM区为01C00-05BFF段, 这样用no_init声明的变量要定义在这个范围内。

1.3 热启动软件实现

本文采用C语言实现热启动功能, 具体实现过程如下:

2 实验验证

2.1 实验方案设计

本实验是以基于MSP4305438的低功耗嵌入式数据采集系统硬件为开发平台的, 软件开发环境是IAR。为了测试是否达到复位的结果, 分别在程序上电初始化和热启动初始化部分接收不同数据证明程序的确是实现软复位了。具体实验步骤如下:

.定义两个数组srr1[]和srr2[], 代码如下:

.在上电初始化之后, 接收数组srr1[]的值AA, 代码如下:

.在热启动初始化之后, 接收数组srr2[]的值BB, 代码如下:

.将程序烧入板子里, 运行

2.2 实验结果及分析

2.2.1 运行结果

程序运行5分钟内, 用串口接收到的数据如图3所示:

程序运行到5分钟后进入休眠, 再过5分钟中断唤醒, 退出休眠, 程序热启动, 运行结果如图4所示:

2.2.2 结果分析

从图3可以看出, 串口先接收到数据AA, 之后才是采集的一串数据, 说明上电后程序从上电复位初始化入口。从图4可以看出, 程序退出休眠后接收到数据BB, 之后正常运行采集程序段, 说明程序热启动了, 并且热启动后从热启动初始化入口。

以上分析可以证明本设计方案的可行性。经过长期试验也证明, 此设计比原程序在运行过程中更稳定, 抗干扰性更强。本设计中起关键作用有以下几点:第一, 放狗位置的选择, 应放在休眠中断唤醒后, 要不就达不到抗干扰的目的了;第二, 复位标志变量RFW的位置要放在进入休眠语句之后, 因为程序退出休眠后要从进入休眠语句处往下执行;第三, 热启动标志变量Hot Reset与时间记录变量Tim Count3的声明问题, 要用no_init修饰符来声明在指定RAM区。第四, 关于内存分配的问题, 不同单片机或一种单片机的不同型号其内存分配都会有差异, 所以要注意查询之后再定义变量区域, 否则是无法达到想要的效果的。

3 总结

本设计是基于MSP430单片机为开发板芯片为硬件平台, 在原有系统的基础上展开的, 软件代码增量不大, 适用于现有软件的改进。本方案设计思想不针对特定CPU, 只需要简单的修改就可以应用在不同单片机控制系统应用平台和场合, 具有良好的推广性。

摘要：低功耗嵌入式数据采集系统在长期工作过程中易受到干扰, 导致程序跑飞。为了保证数据采集工作的不间断性, 提高系统的可靠性, 本文通过应用实例, 设计了一种基于“看门狗”的抗干扰实现方案。当基于MSP430单片机的低功耗嵌入式数据采集系统退出休眠后, 在不破坏休眠前变量值的前提下, 通过对标志变量进行处理, 实现系统热启动。并通过实验验证了该方案的可行性。

关键词：嵌入式系统,MSP430,看门狗,抗干扰

参考文献

[1]www.baike.baidu.com.

[2]黄晓明.基于单片机“看门狗”抗干扰技术的探讨[J].湖北教育学院学报, 2006, 23 (8) :55-56

[3]MSP430x5xx and MSP430x6xx Family User's Guide[EB/OL].http://www.ti.com.cn/cn/lit/ug/slau208m/slau208m.pdf

低功耗模拟前端电路设计 第2篇

超低功耗、高集成的模拟前端芯片MAX5865是针对便携式通信设备?例如手机、PDA、WLAN以及3G无线终端?而设计的，芯片内部集成了双路8位接收ADC和双路10位发送DAC，可在40Msps转换速率下提供超低功耗与更高的动态性能。芯片中的ADC模拟输入放大器为全差分结构，可以接受1VP-P满量程信号;而DAC模拟输出则是全差分信号，在1.4V共模电压下的满量程输出范围为400mV。利用兼容于SPITM和MICROWIRETM的3线串行接口可对工作模式进行控制，并可进行电源管理，同时可以选择关断、空闲、待机、发送、接收及收发模式。通过3线串口将器件配置为发送、接收或收发模式，可使MAX5865工作在FDD或TDD系统。在TDD模式下，接收与发送DAC可以共用数字总线，并可将数字I/O的数目减少到一组10位并行多路复用总线;而在FDD模式下，MAX5865的数字I/O可以被配置为18位并行多路复用总线，以满足双8位ADC与双10位DAC的需要。

1MAX5865的工作原理

图1所示为MAX5865内部结构原理框图，其中，ADC采用七级、全差分、流水线结构，可以在低功耗下进行高速转换。每半个时钟周期对输入信号进行一次采样。包括输出锁存延时在内，通道I的总延迟时间为5个时钟周期，而通道Q则为5.5个时钟周期，图2给出了ADC时钟、模拟输入以及相应输出数据之间的时序关系。ADC的满量程模拟输入范围为VREF，共模输入范围为VDD/2±0.2V。VREF为VREFP与VREFN之差。由于MAX5865中的ADC前端带有宽带T/H放大器，因此，ADC能够跟踪并采样/保持高频模拟输入?>奈魁斯特频率?。使用时可以通过差分方式或单端方式驱动两路ADC输入?IA+?QA+?IA-与QA-?。为了获得最佳性能，应该使IA+与IA-以及QA+与QA-间的阻抗相匹配，并将共模电压设定为电源电压的一半?VDD/2?。ADC数字逻辑输出DA0～DA7的逻辑电平由OVDD决定，OVDD的取值范围为1.8V至VDD，输出编码为偏移二进制码。数字输出DA0～DA7的容性负载必须尽可能低?<15pF?，以避免大的数字电流反馈到MAX5865的模拟部分而降低系统的动态性能。通过数字输出端的缓冲器可将其与大的容性负载相隔离。而在数字输出端靠近MAX5865的地方串联一个100Ω电阻，则有助于改善ADC性能。

MAX5865的10位DAC可以工作在高达40MHz的时钟速率下，两路DAC的数字输入DD0～DD9将复用10位总线。电压基准决定了数据转换器的满量程输出。DAC采用电流阵列技术，用1mA?1.024V基准下?满量程输出电流驱动400Ω内部电阻可得到±400mV的满量程差分输出电压。而采用差分输出设计时，将模拟输出偏置在1.4V共模电压，则可驱动输入阻抗大于70kΩ的差分输入级，从而简化RF正交上变频器与模拟前端电路的接口。RF上变频器需要1.3V至1.5V的共模偏压，内部直流共模偏压在保持每个发送DAC整个动态范围的同时可以省去分立的电平偏移设置电阻，而且不需要编码发生器产生电平偏移。图2(b)给出了时钟、输入数据与模拟输出之间的时序关系。一般情况下，I通道数据?ID?在时钟信号的下降沿锁存，Q通道数据?QD?则在时钟信号的上升沿锁存。I与Q通道的输出同时在时钟信号的下一个上升沿被刷新。

3线串口可用来控制MAX5865的工作模式。上电时，首先必须通过编程使MAX5865工作在所希望的模式下。利用3线串口对器件编程可以使器件工作在关断、空闲、待机、Rx、Tx或Xcvr模式下，同时可由一个8位数据寄存器来设置工作模式，并可在所有六种模式下使串口均保持有效。在关断模式下，MAX5865的模拟电路均被关断，ADC的数字输出被置为三态模式，从而最大限度地降低了功耗;而空闲模式时，只有基准与时钟分配电路上电，所有其它功能电路均被关断，ADC输出被强制为高阻态。而在待机状态下，只有ADC基准上电，器件的`其它功能电路均关断，流水线ADC亦被关断，DA0～DA7为高阻态。

图2

2MAX5865的典型应用

MAX5865能以FDD或TDD模式工作在各种不同的应用中?如在WCDMA-3GPP?FDD?与4G技术的FDD应用中工作于Xcvr模式，或在TD-SCDMA、WCDMA-3GPP?TDD?、IEEE802.11a/b/g及IEEE802.16等TDD应用中在Tx与Rx模式间切换等。在FDD模式下，ADC和DAC可同时工作，且当fCLK为40MHz时，消耗的功率为75.6mW。实际上，ADC总线与DAC总线是分开的，并与数字基带处理器通过18位(8位ADC与10位DAC)并行总线进行连接。而在TDD模式下，ADC与DAC交替工作，ADC与DAC总线共享，它们一起构成10位并行总线连到数字基带处理器，并可通过3线串行接口选择Rx模式以启用ADC或选择Tx模式启用DAC。由于在Rx模式下，DAC内核被禁用而不能发送;而Tx模式下，ADC总线为高阻态，从而消除了杂散辐射，同时也避免总线冲突。在TDD模式下，当fCLK为40MHz时，Rx模式下的功耗为63mW，Tx模式下的DAC功耗为38.4mW。

图3所示是MAX5865工作在TDD模式的应用电路，该方案提供了完整的802.11b射频前端解决方案。由于MAX5865的DAC采用共模电压为1.4V的全差分模拟输出，而ADC具有较宽的输入共模范围，可以直接与RF收发器接口，因此可省去电平转换电路所需要的分立元件和放大器。同时，由于内部产生共模电压免除了编码发生器的电平偏移或由电阻电平偏移引起的衰减，DAC保持了全动态范围。MAX5865的ADC具有1VP-P满量程范围，可接受VDD/2?±200mV?的输入共模电平。由于可以省去分立的增益放大器与电平转换元件，因此简化了RF正交解调器与ADC之间的模拟接口。

3设计注意事项

3.1系统时钟输入(CLK)

MAX5865芯片的ADC与DAC共享同一CLK输入，该输入接受由OVDD设定的CMOS兼容信号电平，范围为1.8V至VDD。由于器件的级间转换取决于外部时钟上升沿和下降沿的重复性，因此，设计时应采用具有低抖动、快速上升和下降(<2ns)的时钟。特别是在时钟信号的上升沿进行采样时，其上升沿的抖动更应尽可能地低。任何明显的时钟抖动都会影响片上ADC的SNR性能。

实际上，欠采样应用对时钟抖动的要求更严格，由于此时有可能将时钟输入作为模拟输入对待，因此，布线时应避开任何模拟输入或其它数字信号线。MAX5865的时钟输入工作在OVDD/2电压阈值下，能接受50%±15%的占空比。

3.2基准配置

MAX5865内部具有精密的1.024V内部带隙基准，该基准可在整个电源供电范围与温度范围内保持稳定。在内部基准模式下，REFIN接VDD时的VREF是由内部产生的0.512V。COM、REFP、REFN均为低阻输出，电压分别为VCOM=VDD/2、VREFP=VDD/2+VREF/2、VREFN=VDD/2-VREF/2。分别用0.33μF电容作为REFP、REFN与COM引脚的旁路电容，并用0.1μF电容将REFIN旁路到GND。

在外部基准模式下，在REFIN引脚一般应施加1.024V±10%的电压。该模式下，COM、REFP与REFN均为低阻输出，电压分别为VCOM=VDD/2、VREFP=VDD/2+VREF/4、VREFN=VDD/2-VREF/4。可分别用0.33μF电容作为REFP、REFN与COM引脚的旁路电容，并用0.1μF电容将REFIN旁路到GND。在该模式下，DAC的满量程输出电压和共模电压均与外部基准成正比。例如，若VREFIN增加10%(最大值)，则DAC的满量程输出电压也增加10%或达到±440mV，同时共模电压也将增加10%。

3.3输入/输出耦合电路

通常，MAX5865在全差分输入信号下可提供比单端信号更好的SFDR与THD性能，尤其是在高输入频率的情况下。在差分模式下，当输入?IA+、I-A-、QA+、QA-?对称时，偶次谐波会更低，并且每路ADC输入仅需要单端模式信号摆幅的一半。而通过非平衡变压器可为单端信号源至全差分信号的转换提供出色的解决方案，并可获得极佳的ADC性能。当然，在没有非平衡变压器的情况下，也可以使用运放来驱动MAX5865的ADC，此时，MAXIM公司的MAX4353/MAX4454等运放便可提供高速、带宽、低噪声与低失真性能，以保持输入信号的完整性。

3.4线路板布线

MAX5865需要采用高速电路布线设计技术，电路布局可以参考MAX5865评估板数据资料。所有旁路电容应尽可能靠近器件安装，并与器件位于电路板的同侧，同时应该选用表贴器件以减小电感。可用0.1μF陶瓷电容与2.2μF电容并联，以将VDD旁路到GND;也可用0.1μF陶瓷电容与2.2μF电容并联将OVDD旁路到OGND;同时分别用0.33μF陶瓷电容将REFP、REFN与COM旁路到GND;而用0.1μF电容将REFIN旁路到GND。

低功耗也独显 第3篇

外表东西合璧

Gateway品牌被Acer收购已经有两年了品牌仍然保持独立但在技术上应该有了比较深入的交流。例如这款EC3803e在外观上就和Acer的Aapire系列笔记本有些共同的元素——略带弧形的轮廓，可关闭的触摸板和相同的节能图标等。不过EC3803c也保留了不少Gateway独有的东西，例如长条形的一体式触摸板按键和屏幕上盖醒目的Gateway标志。另外，EC3803c的屏幕上盖略微鼓起，有点贝壳的感觉，很有特色。

由于采用了耗电量较低的CULV平台，EC3803c还算得上是轻薄的，不过没有内置光驱就有点可惜了。虽然不常用，但需要的时候就会很管用了。它的键盘比较传统，没有采用新颖的巧克力或悬浮式，按下去的回馈感明显，但键程很短。立体声扬声器位于键盘前方，声场宽广，屏幕的最高亮度不算高，色彩表现则十分不错。

内部配置合理

Gateway EC3803c的处理器是超低电压版的英特尔酷睿2单核U3500。虽然主频仅有1.4GHz，不过它配备了较大容量的二级缓存，并支持64位计算等高级功能，搭配的芯片组也是和迅驰2平台一样的GM45，所以在各方面的性能上都比主频更高的Atom平台强不少。用它运行Windows Vista和Windows 7系统，感觉都很流畅，3D桌面和透明效果也支持得很好，应付日常的网络或办公应用完全足够了。只是在运行一些大型软件时会感觉吃力。

配备可切换的双显卡是EC3803c最大的特色通过桌面右键菜单就可以直接在Intel X4500HD集成显卡和ATI Mobility Radeon HD 4330独立显卡中自由切换，而不用重启电脑。此外在拔掉电源使用电池供电时，也会自动切换为集成显卡以降低功耗。其甲的Mobilify Radeon HD 4330独立显卡虽然属于入门级型号但游戏性能比lntel集成显卡还是要强很多的，玩点《魔兽争霸3》之类的经典游戏完全可以保证画面流畅。虽然U3500处理器不能流畅播放1080p高清视频，但EC3803c的两块显卡均具有辅助高清解码的功能，这一点基本不用担心。

功耗低如上网本

低功耗LNA设计 第4篇

在进行信号接收时, 噪声成为制约接收机灵敏度的主要因素。接收机的低噪声设计十分重要。作为第一级有源放大的低噪声放大器, 除了噪声系数低以外, 还需要有一定的增效以抑制后继的噪声。共源共栅结构 (cascode) 能很好地满足上述的应用。目前在低功耗的约束下, 传统LNA设计方法遇到困难。本文在输入阻抗匹配下, 给出低功耗LNA的设计流程, 并讨论各种参数影响。

结构分析

如图1所示的cascode结构中, Ld和Ls是片上电感, Lg是片外电感。M1是放大管, 共栅极放大器M2作用是消除Miller效应的影响, 增加反向隔离度。增加了M2后, 提高了放大器的稳定性, 但也引入了一定的非线性和噪声。Ld和电容在所需要的频率上谐振, 获得比较高的增益。该结构从信号源看到的输入阻抗为:

调整Ls可以获得好的阻抗配置, 调整Lg和Cgs可以使上式的虚部抵消。由于可以调节二个参数L和C, 所以该结构的优点是:在满足输入阻抗匹配的情况下还可以优化噪声系数。由二端口噪声理论可知, 二端口网络在噪声匹配时可以达到最小噪声系数Fmin。

式 (2) 中γ、δ、c是和工艺相关的常数。

由于源阻抗固定为50Ω, 所以可以改变网络的Zopt以适应Zs, 以此可以优化噪声。

由式 (3) 得为了获得最小的噪声系数, 需要非常大的器件尺寸和直流功耗, 该方法在实际应用中不实用。为了避免过大的器件尺寸和过大的直流功耗, 应该在给定的功耗条件下优化噪声系数。

将式 (4) 代入式 (5) , F就成了ρ和PD的函数。对于给定的PD可以找到使F最小的ρ值, 进而得到相应的QL和Cgs。实际可以使用图表法求解。

低功耗LNA设计方法

从上面分析可知, M1的栅源电容与噪声和功耗的关系都非常密切。在一定的功耗条件下先求出使F最小的QL值, 由QL值推算出Cgs。Cgs确定后器件的W/L就可以确定。再由由得到的Cgs值计算Ls和Lg。由于Cgs的增加, 电路的增益会下降。所以在设计参数时, 需要综合考虑电路的整体性能并作折中选择。

设计结果

为了检验分析的正确性, 在ADS下, 使用0.18μm CMOS工艺参数对电路进行参数设计并仿真。

设计要求:频率为1.3GHz;增益大于13d B;噪声系数小于2.2d B;阻抗50Ω。

第一步:根据功耗约束确定MOS管的尺寸。在选择MOS管静态工作点时, 管子的偏置电压Vgs由于功耗的约束不能太高, 同时又要避免管子工作在亚阈区附近。所以Vgs的选择余地不大, 在此设计中为高于阈值电压0.1V。这样MOS管的宽长比就可以确定。在此设计中 (W/L) = (65/0.2) μm, Cgs≈126p F。

第二步:确定输入阻抗匹配, 由式 (1) 确定电感取值Lg≈79n H。至此, LNA的参数确定完成。

在ADS中按图1完成电路图, 并输入元件的参数。负载的LC参数设为在1.3GHz下谐振。电路结构和参数都确定后, 使用ADS仿真器进行仿真。仿真结果如图2-5所示。其中图2为LNA的S11。S11表示了输入阻抗匹配度。仿真结果为S11=-23d B, 表示输入阻抗匹配度较好。图3为S22, 表示了输出阻抗匹配。仿真结果为S22=26d B, 表示输出阻抗匹配度较好。图4为S21, 表示了LNA的增益。仿真结果为S21=15d B, 符合设计的要求。图5为NF, 表示了LNA的噪声系数, 仿真结果为NF=1.98d B, 符合设计要求。

结论

为了适应低功耗LNA设计要求, 在给定的功率条件下, 完成LNA的设计并实现阻抗匹配。经过仿真得到设计结果符合LNA的设计要求。LNA的设计方法要从实际应用出发, 在功耗, 噪声系数, 阻抗匹配中进行折中选择。

按照此方法设计的LNA在满足阻抗输入匹配的条件下增益达到13d B, 噪声系数为1.98, 功耗4.2m W。

参考文献

[1]李志群, 王志功编著.射频集成电路与系统[M].北京:科学出版社, 2008

[2]Lee T H.CMOS射频集成电路设计[M].北京:电子工业出版社, 2002

[3]王科平, 王志功等.一种用于多标准接收机的宽带低噪声放大器[J].高技术通讯, 2009, 19, (11)

[4]刘高辉, 张金灿.低功耗CMOS低噪声放大器的分析与设计[J].微电子学, 2010, 40, (2)

软件低功耗 第5篇

最省电的WiFi诞生了 拥有低功耗功能

，

低功耗WiFi在IoT领域贡献可谓关键一环，RKi6000按电池使用年限测算，如采用7号AAA电池可用长达35年。

在IoT传输协议中有BT、ZIGBEE、WiFi等传输标准，WiFi标准更易组网和安全性的天然优势是其它方式无法媲美的。

Rockchip RKi6000将WiFi功耗做到与蓝牙BT4.0(LE)数据接近，极大解决目前智能硬件厂商的能耗痛点，更具实际意义和商用价值。

低功耗无线收发电路系统设计 第6篇

无线通信网摆脱了密密麻麻的连线制约, 这是它的一个重要优势。它是由微小的传感器、微控制单元和无线通信模块通过组网形成的无线网络, 利用数据处理单元来检测感知到的信息并经过有效处理后发送给对方。无线收发电路系统是无线通信网络的基本组成部分, 其在不同应用中有不同的设计, 但基本原则一致, 都是尽可能采用低功耗的器件和尽可能使用节省的信号处理。其中核心处理器应当采用功耗相对较低的电路。无线通信模块负责两点之间的无线通信, 是整个结构中最耗能的部分, 无线通信模块可配合核心处理器根据不同功能切换不同工作模式, 从而降低功耗。所以, 对低功耗无线通信模块的选取与编程控制是一个非常值得注意的方向。

1 系统方案

本文设计了由MCU开发板和无线通信模块组成的低功耗无线收发电路系统的方案。该系统由发射方和接收方两组模块组成, 发射方经软件编程控制将数据发送出去, 接收方通过天线接收到数据经处理后在开发板上显示出来, 从而实现该电路系统的近距离低功耗无线通信。

为大幅度降低系统功耗, 本设计采用的两个重要模块均具有低功耗特性。硬件电路基于低功耗微控制器的电路开发板, 此硬件电路自行设计, 通信模块与该开发板通过相关引脚直接相连。软件设计基于Real View MDK软件设计平台, 然后通过编程对整个电路系统进行调试。接收方和发送方所用的芯片开发板相同, 通信模块及其配置也相同, 双方通过无线通信模块的天线进行相互通信。其系统框架如图1所示。

对于本设计, 要实现低功耗, 就必须选用低功耗的硬件模块。并且, 为了最大限度地节约成本和材料, 需要选用的硬件设备体积必须尽可能小。以下给出三种实施方案。

方案一:MCU选用单片机MSP430F135, 无线通信模块选用AT86RF211S收发电路。但是AT86RF211S收发电路需要自行设计, 造成系统电路比较复杂, 影响运行速度[2]。

方案二:MCU选用STM32F103系列芯片, 无线通信模块选用杭州威步公司的UTC4432B1_V6。

方案三:MCU选用STM32L151系列芯片, 无线通信模块的选用与方案二相同。其中STM32L是在STM32F基础上推出的一款超低功耗的芯片。

硬件模块的比较如表1, 表2所示。

通过比较发现, STM32L151芯片功耗最低, 且硬件电路设计简单。无线通信模块UTC4432B1_V6无需自行设计, 其功耗低、传输距离远, 并且易于软件编程。因此本设计采用第三个方案。

2 硬件电路设计

硬件电路是整个系统的支撑, 硬件电路设计并焊接的成功与硬件模块选择的正确是最终软件调试成功的基础。本设计硬件模块主要包括STM32L核心板和无线通信模块。本文主要介绍芯片外围电路的设计以及PCB版图的设计。整个硬件电路原理图使用Altium Designer软件来设计, 如图2所示。

本设计采用输出为5 V的开关电源适配器供电, 通过AMS1117正向低压降稳压器输出3.3 V电压, 为STM32L151芯片提供电压。AMS1117稳压器分为固定电压输出和可调电压输出两个版本, 本设计采用固定电压输出稳压器, 输出电压为3.3 V, 具有1%的精度, 由于内部有限流电路和过热保护, 使得AMS1117稳压器具有很强的稳定性。因此该电源供电电路选用AMS1117-3.3作为稳压器。

晶振可以为整个电路提供基本的时钟信号, 有了它就有了稳定的频率。如果没有晶振, 数字电路就失去了处理数据的节拍, 也就无法正常处理任何数据了。晶振的频率越高, 程序运行的速度就越快, STM32L上电后, 默认使用内部晶振, 外部如果接8 MHz晶振, 就可以通过切换使用外部晶振, 最终通过PLL分频和倍频可以达到72 MHz。

通过了解该模块的特性, 设计出芯片与无线通信模块的接口连线方案, 如图3所示。通过软件编程控制各个引脚使其切换不同的工作模式, 最终实现两模块之间的无线收发功能。

根据设计的PCB图制作的实物板如图4所示。

3 软件设计

硬件电路设计无误并焊接成功后, 便要对整个系统进行软件调试, 调试首先要进行的工作就是软件设计。

图5为发送模块程序流程图。发送模块的工作流程为:首先对系统进行初始化, 初始化包括对时钟、引脚、中断、定时器、串口以及无线通信模块等相关参数进行配置。然后将时间间隔设置为1 s, 打开串口、向串口发送引脚写入数据并在二极管上显示。但是成功接收数据的前提是无线通信模块必须配置正确, 如果配置正确, 无线通信模块将会作出应答并显示在软件调试环境的相关对话框中。最后无线通信模块通过天线向空中信道发送从MCU接收到的数据。

图6为接收模块程序流程图。接收模块的工作流程为:首先对系统进行初始化, 包括对引脚、中断、串口以及无线通信模块等相关参数进行配置。然后无线通信模块从空中信道接收数据, 若其配置正确则接收成功, 成功接收后又通过该模块发送引脚向MCU发送数据。最后通过响应中断使MCU接收数据并在二极管上显示出来。发送模块与接收模块的硬件系统上均有3只二极管, 于是3只二极管便可以显示8种状态, 通过观察两模块上二极管的状态是否一致来判断通信是否成功。

需要注意的是, 发送与接收无线通信模块的参数配置应当一致。因为本设计仅仅用到A、B两类总线, 所以软件编程时仅仅可以使这两类总线使能, 其他总线均关闭。

4 功耗测量

本设计使用Agilent34410数字万用表测量系统功耗, 实质是测量系统电流, 因为系统输入电压始终为5 V。测试电路连接如图7所示。

利用软件平台编写不同程序完成对芯片不同工作模式的操作。室温下测量STM32L在不同模式及不同参数下的电流消耗如表3, 表4所示 (说明:测量时发现在不同的发射功率下, 系统只有工作在低功耗运行模式和低功耗睡眠模式时电流消耗不同, 其余均相同) 。

由表3, 表4可以看出, 芯片在不同工作模式下的功耗不同, 处于运行模式时功耗最高, 待机模式时功耗最低。并且可以发现系统的功耗随发射功率的减小而减小, 这是因为无线通信模块在整个系统中是耗能的重要部分。需要说明的是, 发射功率越大, 通信距离越远。

整个系统无论处于何种模式, 供电电压均为5 V, 最大电流消耗不到20 m A, 与其他一些无线通信系统的设计相比较, 功耗已经大大降低。本设计是在用STM32作为微控制器实现通信技术的基础上完成的, 但STM32系统并未考虑如何大幅度降低功耗, 其正常运行时电流消耗最大为38.3 m A, 最小为25.8 m A, 此前, 也有不少有关低功耗无线通信系统的设计, 但其电流消耗大部分都大于20 m A。因此, 在软件编程的控制下, 将STM32L系列芯片作为微控制器并结合UTC4433系列无线通信模块时, 可以使整个系统的功耗大幅度降低。

5 结语

本文详细分析了整个系统的设计方案, 并对设计方案中涉及的两大模块MCU和无线通信模块做重点介绍, 说明了两模块的连接方式以及采用何种工作模式可使系统功耗降到最低, 对STM32L这一新型超低功耗微控制器使用的恰到好处, 同时也凸显出本设计方案的特点所在。实现了基于Real View MDK软件平台的软件程序设计。结合理论知识并熟练掌握软件操作方法, 在μVision4集成开发环境下用C语言编写程序完成软件设计。然后通过与硬件电路系统相连反复调试实现两模块之间的无线通信。最后测量系统功耗, 经比较表明, 本次设计成功完成了对无线接收电路系统的低功耗设计, 对低功耗无线通信模块设计具有借鉴意义。

摘要：目前, 无线通信技术发展极其迅速, 随之引起系统功耗不断上升。因此人们近几年来对无线通信网络中各方面的低功耗技术进行了深入的研究, 使节能成为无线通信发展的一个重要方向。设计了低功耗无线收发电路系统, 采用STM32L151系列超低功耗芯片和UTC4432系列无线通信模块作为核心电路系统, 通过软件设计及调试实现整个低功耗收发电路系统功能。结果表明:采用合适的微控制器和无线通信模块对于控制无线收发电路系统的功耗有着极其重要的作用, 再加上对软件编程的控制, 能够使整个系统的功耗大幅度降低。

关键词：无线收发电路,低功耗,STM32L芯片,通信模块

参考文献

[1]谭浩强.C程序设计[M].北京:清华大学出版社, 1998.

[2]CHU W, KONHEIM A.On the analysis and modeling of a class of computer communication systems[J].IEEE Transactions on Communications, 1972, 20 (3) :645-660.

[3]张雪凡, 沈明华.一种极低功耗无线唤醒收发机设计[J].上海大学学报:自然科学版, 2007 (6) :657-662.

[4]田泽.嵌入式系统开发与应用教程[M].北京:北京航空航天大学出版社, 2005.

[5]杨毓.近距离低功耗无线通信技术的研究[D].太原:中北大学, 2008.

[6]王永虹, 徐炜, 郝立平.STM32系列ARM Cortex-M3微控制器原理与实践[M].北京:北京航空航天大学出版社, 2008.

[7]CROVELLA M E, BESTAVROS A.Self-similarity in world wide web traffic:evidence and possible causes[C]//ACM SIGMETRICS Performance Evaluation Review.USA:ACM, 1996:160-169.

[8]RABAEY J M, AMMER J, KARALAR T, et al.Pico Radios for wireless sensor networks:the next challenge in ultra-low power design[C]//2002 IEEE International Solid-State Circuits Conference.[S.l.]:IEEE, 2002, 1:200-201.

[9]LEE W C Y.Spectrum and technology of a wireless local loop system[J].IEEE Personal Communications, 1998, 5:49-56.

低功耗心电监测仪设计 第7篇

心电信号是反映人体健康状况的重要指标, 目前, 许多医院中都有数字化的心率检测仪, 用于病症诊断或患者监护, 这些仪器普遍体积较大、费用较高, 适合于在医疗单位使用。随着生活质量的提高, 人们对健康越来越关注, 需要随时随地监测自己的心电信号以评估自己的健康状况, 这使得人们对家用便携式心电监测仪的需求日益增加。

取右腿电压为参考基准, 对左、右手臂心电信号的差值进行放大、滤波、数据采集和数据处理, 并将数据传输给计算机, 系统组成如图1所示。

心电信号放大、滤波电路

个体状况差异以及电极材料的不同会使心电信号在0.25 mV～5 mV范围内变化, 将心电信号放大约220倍, 并保留0.3 Hz～50 Hz频段范围内的心电信号以检测心率, 采用AD8236和AD8609两种器件, 实现了对心电信号的放大、滤波。

AD8236是目前业界功耗最低的仪表放大器, 具有“轨到轨”的输出特性, 由于它具有输入阻抗高、共模抑制比高、尺寸小、功耗低的特点, 使它成为心电监测仪的最佳选择。以AD8236作为对心电信号的第一级放大器, 后级放大及信号处理采用低功耗、高精度的四运算放大器AD8609, 心电信号放大、滤波电路如图2所示。

AD8236作为心电信号的前级放大器, 其增益可通过在2-3引脚之间外接增益电阻而定, 为提高放大器的增益精度, 本设计不接增益电阻, 第一级放大器的增益K1=5。在AD8236的反馈路径中加一个以AD8609为运放的积分器, 使这个环节具有高通滤波器的特性, 抑制心电信号中的直流分量, 第一级输出电压U1对输入信号Uin的传递函数如式 (1) 所示。

一阶高通滤波器的-3 dB截止频率

第二级为比例环节, 增益

第三级放大器是一个二阶低通贝塞尔滤波器, 输出电压Uout与输入U2的传递函数如式 (2) 所示。

其中

因此无阻尼自然振荡角频率nω=311.48 (弧度/秒) , 阻尼比ξ=0.89。

低通滤波器-3 d B截止频率, 放大器增益。

ADuC7026数据处理

ADuC7026以600 Hz采样频率对放大后的心电信号进行A/D采样, A/D转换采用内部2.5 V基准电压, 为了将50 Hz的干扰从心电信号中去除, 设计一个notch滤波器;从心电信号中提取心率信号, 通过UART串口以115200bps的波特率将心电信号传输给计算机, 在计算机上显示心电波形和心率计算值。以上计算是在定时中断处理程序中进行, 定时时间约为1.67 ms, 定时中断处理程序如图3所示。

实验结果

图4显示了实验室中用心电信号发生器产生心电信号在计算机上显示的心电图。由图可见, 心电波形正确, 心率显示稳定, 所以该心电监测仪达到了设计要求。

结论

家用便携式心电监测仪在性能方面可以不逊色于诊断级的心电检测装置, 但它体积小、成本低, 便于家庭医疗保健, 这使其更具优势。本文所提供的心电信号检测方案可以准确检测心率, 并可以比较准确地实时显示心电信号波形。

摘要：利用AD8236仪表放大器、AD8609高精度运算放大器以及ADuC7026微控制器研制了一种新型的心电监测仪, 该仪器能够对心电信号进行放大、滤波和数据处理, 并将心电图及心率显示在计算机上。

关键词：AD8236,AD8609,ADuC7026,心电监测仪

参考文献

[1]陈平, 罗晶.ADuC702x系列嵌入式系统原理及应用[M].北京:北京航空航天大学出版社, 2009, 7

[2]何小庆.嵌入式系统在医疗电子市场的机遇和挑战[J].电子产品世界, 2009 (7)

[3]夏德钤, 翁贻方.自动控制理论[M].北京:机械工业出版社, 2004, 1

[4]郑君里, 应启珩, 杨为理.信号与系统 (第二版) 下册[M].北京:高等教育出版社, 2000, 5

低功耗心率检测仪设计 第8篇

心血管疾病是现代工业社会中对人类生命威胁最大的疾病, 因此日常的心脏监护就成为保证病人生命安全的重要手段, 通过日常监护预先发现异常征兆, 及时给予救治。同时, 心电图作为心脏电活动在体表的综合表现, 是诊断心脏疾病、评价心脏功能的重要依据之一。

实时的心电监护是十分有必要的。以准确的检测为前提, 以便携、低功耗为目的, 我们需要使用尽可能小而且高性能的器件, 设计出最小的高准确度低功耗电路。并且通过蓝牙模块传输到现在每个人都拥有并且使用时间相当长的手机上进行心电波形和心率的显示, 方便使用。

我们选择使用TI提供的高性能超低功耗的MSP430F430 Launch Pad作为开发平台, 以及TI公司生产的高性能低功耗器件如OPA2333、INA333等进行各放大、滤波模块的构建。在更为普及的Android平台上编写手机端程序, 接收经单片机采样计算的数据, 显示波形及心率。需要解决的问题有50Hz工频干扰, 人体生理信号的低信噪比易失真的特性, 功耗的控制, 心率计算算法的选择和手机端的实现。

2 系统方案

在便携式的心率监测系统中, 系统的低功耗和稳定性越高对病人越好。因此我们尽量精简该系统的硬件和选择低功耗的芯片, 通过多次测试来确定系统的稳定性。图1是系统的结构框图, 处理核心是高性能的MSP430F5529。系统硬件主要由前端电路模块, 来采集人体的心电信号, 并进行适当的放大和滤波处理提取微弱的心电信号;再通过MSP430内部的AD采样功能将模拟的电压信号转换为数字信号;无线传输模块主要是无线发射模块, 采用了TI公司的CC2540, 它通过标准的UART口与微控制器实现数据通信;显示模块由手机来完成;电源模块采用TLV70030芯片, 它可以固定输出电压3V, 用于给单片机、无线模块、前端电路供电。系统软件在结构上分为主控程序、信号处理模块、无线通信模块。先将信号通过简单的数字滤波处理, 再分析信号的幅值周期等信息来计算心率;最后将心电信号和心率进行发送和显示。本文主要介绍完整的硬件系统设计和软件设计。

3 硬件设计

3.1 电源模块

为了数字电路和单片机的供电, 我们将电源设置为3V的单电源供电模式。选择3V的同时也为了降低功耗。采用锂电池供电, 锂电池的电压范围在3.7V-4.2V, 为了获得稳定的3V电压, 我们选用TLV70030线性稳压器。经过比较, TLV70030具有低压降、低功耗、输出噪音小的优点。

系统采用单电源供电, 无法放大负半轴的信号。为了使得模拟电路采集到的心电信号在调理过程中获得最大的动态范围, 需要设定Vcc/2的半电位参考电平。通过简单的电阻分压后, 通过电压跟随器实现阻抗匹配, 使得后级电路不会对参考电平产生影响。

3.2 放大模块

心电信号幅值为10m V-5m V, 其典型值为1m V, 非常微弱, 在处理时, 若要求输出电平达到1V左右, 则放大倍数要做到1000倍左右。为抑制电路的零点漂移, 提高共模抑制比, 系统放大电路应采用多级实现。为了抑制工频干扰以及所测量的参数外的其他生理作用的干扰, 须采用了差动放大形式。要求放大器具有较高的共模抑制比。

我们选用了3级放大。第一级放大我们选择的INA333仪表放大器具有超高输入阻抗, 极其良好的共模抑制比100d B, 低输入偏移, 低输出阻抗。经计算放大倍数:

二级放大和后级放大:经过一级放大后信号幅值已经足够, 可以进行滤波处理;为了显示波形美观和AD采样的准确, 将两级放大放在最后。一方面, 信号通过仪表放大后, 存在基线漂移, 需要通过高通滤波器才能继续放大, 防止信号的截止;另一方面, 信号先滤波再进行后级放大有利于滤波的效果。我们同样选用性能优秀的OPA2333来作为放大器件。以实现放大后信号无失真, 低噪声等需求。为了提高输入阻抗, 我们选用同向比例放大器。二级放大的放大倍数分别为:

3.3 右腿驱动模块

心电测量仪周围被电力线所包围, 不管有无电流通过, 它与电极线之间总存在静电耦合电容, 由电容耦合所引起的位移电流将通过皮肤-电极接触阻抗接地并形成共模电压干扰。通常, 采用右腿驱动电路是减小位移电流干扰所普遍采用的有效方法。设计如图3所示。

3.4 滤波模块

心电信号的有效频率范围在0-100Hz, 但是环境中含有大量的噪声, 为了得到准确的心电波形, 滤波则非常重要。首先为了去除肌电噪音和电极极化电压带来的直流分量, 要通过一个0.5Hz的2阶有源高通滤波器;为了滤掉环境中的大量高频干扰, 我们使用了100Hz的2阶低通Butterworth低通滤波器;对心电信号带来最大干扰的就是50Hz的工作频率, 本设计中的心电采集系统采用电池供电, 从电路上减少了工频干扰。但工频噪声仍会以电磁波辐射的形式对电路造成影响, 在电极前端耦合进电路系统, 严重影响采集到的心电信号质量, 所以我们选用了可调Q值的双T带阻滤波器, 滤除50Hz的工频干扰。综上, 我们选用OPA2333来设计滤波电路。OPA2333的优良性能 (特别是低功耗和低温漂) 符合设计需求。通过滤波和放大我们得到较好的心电波形, 如图4。

4 系统软件设计

系统软件在结构上分为主控程序、AD采集模块、信号处理模块、无线通信模块。系统上电后, 主控程序读取启动参数, 完成各个模块的初始化。当扫描到有手机发来的开始信号, 开始AD采样, 当采样达到预定数量后, 对信号进行数字滤波处理, 再计算得到心率。系统软件的流程图如图5所示。

4.1 心率算法描述

计算心率也就是计算每两个R峰之间的时间, 所以找到R峰的准确位置则是关键。我们在连续信号通过找到倒数为0的值来找到峰值, 而在采样得到的离散信号理中则通过差分来找到峰值。为了显示的心电波形更真实, 我们的采样率为100Hz。为了配合手机显示模块, 每次采样700个点, 而计算的心率则为在这段时间内的平均心率。在显示结束后再立刻开始采样, 刷新现有数据。然后一直重复执行来获得相对的实时心率。通过差分求极点的算法较为准确, 可以有效地算出心率。首先进行预处理:用简单的5点平滑滤波法, 去除采样数据的小误差。为了排除干扰, 我们将R峰幅值的70%作为一个阈值, 小于这个值的都置为0, 不影响后面的判断。接着进行心率计算:将信号进行两次差分, 将每个值为-2的点 (若某个点的值为-2, 则表示该点相对于前一个点呈增加趋势, 而后一个点相对于该店呈减少趋势, 可知这个点是我们寻找的峰值) 的下标储存且标记。

4.2 手机端Android应用

1.使用说明:

(1) 点击开启蓝牙开启手机蓝牙并连接使用的蓝牙模块, 点击波形显示在中央的白色画布显示波形, 点击开始采样可以向蓝牙模块发送开始信息。

(2) 当所连接的蓝牙模块有数据传输时, 心率会显示心率数值, 如果心率低于50字体变为黄色并闪烁, 若高于90字体变为红色并闪烁以起到报警作用。

(3) 若有数据传入的同时正在显示波形, 则画布上会显示经蓝牙模块传输的波形。

2.系统设计如图7。

3.具体实现:

(1) 使用Eclipse平台进行手机端Android程序编写, 使用Android4.2系统华为手机进行调试。

(2) 蓝牙线程:采用输入输出流操作, 将蓝牙模块传输的信号读取到一个字节 (Byte) 数组存储, 第一位为心率数值可显示为0~255, 后面数据为波形数据, 传输到绘图线程进行波形的绘制。心率数值通过信息句柄传输到UI线程, 显示心率并对超限心率进行报警。

(3) 绘图线程:先对背景坐标轴进行绘制, 使用打点的方法将读入的波形数据绘制在画布上, 并且对横坐标计数, 当运行到屏幕最后时再从头开始逐步刷新波形。

4.3 单片机软件模块

4.3.1 AD采样模块

因为要将模拟信号转换为数字信号, 再进行数据处理, 所以AD采样十分重要。5529内部有高性能的12位的ADC, 转换速率快, 采样值精确。使用单通道重复采样模式, 我们运用定时器B来触发采样, 为了波形显示的完整和信号的准确我们将采样S p e c i a l R e p o r t率设为100Hz。因为手机屏幕一次能显示700个点, 所以我们每次采样700个点来显示波形并且计算心率。在中断中将采样值存储到数组中, 以采样次数来控制采样的结束, 到达700个点后, 关闭中断, 终止采样。等待手机接收完数据, 再次采样重复上述步骤。

4.3.2 无线传输模块

运用UART传输模式, 通过串口输出、输入数据, 和手机通讯。当接收到手机发送过来的开始信号时, 启动整个程序。等到采样计算完毕, 再通过蓝牙将数据发送到手机端。无线传输模块主要是无线发射模块, 采用了TI公司的CC2540, 它通过标准的UART口与微控制器实现数据通信, 将数据发送到手机上, MCU可以访问和控制蓝牙的基本寄存器, 发送各种工作指令, 写入发送数据, 读出接受数据。

5 评测与结论

5.1 功耗及输出噪声测试

MSP430和蓝牙的的工作电压均较宽, 为了减小功耗, 我们的工作电压为3V。在工作状态下, 用电流表加入预设的测试端口测量电流。经测试整个系统功耗为0.027W, 其中模拟前端的功耗仅为0.00051W。将模拟前端电路输入端短接在地上, 测试整个系统输出端的噪声。噪声峰峰值为4.08m V, 有效值为12.8m V。

由此可知, 特别是模拟前端比较省电, 总的功耗较低且输出噪声较低。

5.2 心率计算测试

采用人体真实导联, 静态状态下测试。运用心电图机, 型号为ECG-6511。将出纸速率设置为25mm/s;将基线键调到合适的位置;选择滤波按键去除基电漂移和高频噪音, 选择一导联。调节好后, 以图纸来计算心率。为了测试准确的普遍性, 一共选择3位同学来做了心电实验来检测。A、B、C为3位同学的代号, 1~8为实验次数。因为是人体真实信号, 我们只能将心率范围变化在一个较小的范围。准确率97%, 可见心率计算较为准确。

5.3 结语

以低功耗和便携为向导, 本设计有效地克服了测量信号的漂移和噪声干扰, 提高了测量精度, 精简了硬件电路的设计和体积, 有效的降低了设计成本。同时, 实验的结果表明了系统具备一定的测量精度和稳定性。

摘要：根据人体真实信号I导联, 以MSP430F5529 Launchpad系统板为核心, 设计了一种便携无线心电监视仪。硬件上采用TI公司的高性能模拟器件, 以提取微弱的QRS波形的同时, 使功耗降到最低;软件上实现了信号调制、信号处理, 准确计算心率;显示上以安卓手机作为终端, 靠蓝牙进行通讯。实验样机的初步测量结果表明, 在安静状态下, 心电信号无失真、心率测量误差在3%内。

关键词：心电,便携式,蓝牙通讯,MSP430F5529

参考文献

[1]Datasheet, Texas Instruments INA333."Micro-Power (50μA) ."Zer?-Drift-to-Rail Out Instrumentation Amplifier (Oct.2008) 26.

[2]KORHONEN I, PARKKA J, VAN GILS M.Health monitoring in the home of the future[J].Engineering in Medicine and Biology Magazine, IEEE, 2003, 22 (3) :66-73.

[3]Hanke T, Charitos EI, Stierle U, et al.Twenty-four-hour Holter monitor follow-up does not provide accurate heart rhythm status after surgical atrial fibrillation ablation therapy:Up to 12 months experience with a novel permanently implantable heart rhythm monitor device.Circulation, 2009;120 (11 suppl.) :S177–S184.

[4]Jabaudon D, Sztajzel J, Sievert K, et al.Usefulness of ambulatory 7-day ECG monitoring for the detection of atrial fibrillation and flutter after acute stroke and transient ischemic attack.Stroke, 2004;35:1647–1651.

高速低功耗触发器研究初探 第9篇

随着时钟频率的增加,触发器以及锁存器的时延必须减小以满足总体时钟周期的要求。因此,高速高性能而且低功耗的时序逻辑器件设计成了当前的主要研究热点。目前大部分微处理器一般都选择性的使用主从或者脉冲触发器。减少系统总功耗的有效方法就是选择具有较低翻转率以及较少时钟网络节点的电路形式。

一、隐式脉冲触发器

隐式脉冲触发器的特点就是它的脉冲生成方式是隐式的,也就是说它没有专门的脉冲生成器。这样做的好处就是可以降低单位触发器的功耗,提高系统的集成度。但是,因为这种触发器要对时钟进行延迟而形成有相位偏移δ的新时钟,所以要想真正实现系统的同步很难,因为电路工艺决定了不可能每个触发器的延迟链长度均相同,即使链上的反相器数量相同。显示脉冲触发器就没有这种缺点。图1表示了AMD-K6处理器所采用的脉冲触发器基本结构:

该触发器为半动态触发器,它的相移单元采用反相器(奇数个)链搭建。由于第一级是动态的,因此它的速度非常快。当时钟为低电平时,P管将中间节点充电至高电平;待时钟上升沿到来时,中间节点根据输入D的值来放电或保持不变。这个触发器的速度特性很好,但是它的放电路径过长,要经过3个N型MOS管。因此要特别设计MOS管的尺寸降低电阻,这就造成了它的面积较大。另外一种隐式脉冲触发器的结构见下图2:

上面的隐式触发器的放电路径深度要小于前者。它们的功耗很接近,而且给时钟树带来的负载也差不多。但是它们都有一个共同的缺点就是当输入D维持1不变时(连续两个周期),则输出会有一定时间长度的误翻转。

二、数据近输出显式脉冲触发器

图3为显式数据近输出脉冲触发器(ep-DCO)的电路图,由于其半动态特性,它被认为是最快的触发器之一。在ep-DCO中,它的第一级是动态的,第二级是静态的。脉冲生成器驱动预充电管M1和求值管M3、M5。M2用于接受输入数据。在采样阶段,触发器是透明的,即输入可以直接传输到输出。采样过后,M3和M5关断了两级的下拉路径。此时,输入的任何变化均不会影响到输出。

三、全静态显式脉冲触发器

大多数的静态电路比动态电路的功耗都要低,因为动态电路需要在一个时钟周期之内完成充电及放电过程。数据近输出显式脉冲触发器是一种用在高速关键路径上的半动态触发器。然而,在此种触发器进行预充电和求值时,即使输入保持不变,也有可能消耗能量。如图4所示,ep-SFF由ep-DCO演变而来,不同是ep-SFF将第一级改为静态,并且改变了晶体管M5和M6的位置顺序。静态脉冲触发器由两级静态锁存器组成(类似于主从结构)。在采样区间,输出等于输入,触发器的行为类似于一个缓冲器。两个锁存器利用再生正反馈保存输出及中间状态。

通过消除节点X处的预充电过程,ep-SFF减少了翻转率来达到降低功耗的目的。在采样过程中,节点X的值随输入D变化,同时M3和M6开启,D传输到输出。在下一级,在输出旁边由X驱动的晶体管M5用来加速取值过程。

四、输出反馈控制选择性放电半静态触发器

1、时钟脉冲生成单元

单沿时钟脉冲发生器的结构很简单,图5(a)给出了一种实现方法,它由一个简单的与门组成,大大降低了时钟脉冲发生器的资源占用率。图5(b)为双沿时钟脉冲发生器的结构图:

双沿时钟脉冲发生器的复杂程度较单沿时钟脉冲发生器基本相同,但是对时钟的利用率却是后者的2倍;而且给时钟带来的负载也基本相同,因此,双沿时钟脉冲装置的应用更广泛。

2、性能比较

观察前面除了ep-SFF之外所有的触发器均有当输入保持为1时中间节点无用放电的情况出现。为了解决这个问题,将输出取反之后形成反馈控制第一级的动态结构,使其条件放电。从而提出了一种新型触发器,将其命名为“输出反馈控制选择性放电半静态触发器"。

图6为输出反馈控制选择性放电半静态触发器的电路图。它是半静态结构,第一级为动态,第二级为静态。该触发器的主要优点就是通过使用输出的反相Qb反馈控制第一级的放电通路,有效的减少多余的翻转动作。假设输入为1(高电平),且输出Q和QB分别为0和1,节点放电一次。于是,通过M5输出置成高电平1。如果输入为0,则M2关断,节点仍处于预充电时的值。于是,Q通过M6与M7放电成低电平0,Qb为高电平1。

当输出为1且输入也为1时,由于Qb的值为0,所以M4关断。关闭了的放电路径,Db为0,同时也关断了M6管,这个时候输出节点Q与两级完全隔离,保持原值1不变。输入为0且输出也为0的情况也是节点保持原值不变。从上面的分析可以看出,节点的翻转率大大降低,而且它只驱动一个P管的栅极,负载电容很小,所以触发器的内部功耗很低。再来看看时钟的驱动情况,时钟驱动三个晶体管,和其它的结构相同。因此,理论预测该触发器的功耗会很低。

五、触发器时序及功耗库文件的建立

为了使设计的触发器能够成为标准库的一部分,就必须给它建立功耗与时序模型,以适合DC、PrimeTime以及PrimePower等工具的要求。目前可以用来进行时序建模的工具有Synopsys的NanoSim。采用ep-OCDFF的网表作为输入文件,用NanoSim计算它的建立时间、保持时间以及传输延迟等重要参数,并生成lib文件。

NanoSim运行时配置文件内的主要命令:

set_eas_slope:用于设置主输入的沿变化时间,一般情况下设置几个值作为将来时序库中的一维坐标;

set_meas_load:用于设置主输出的负载,一般情况下设置几个值作为将来时序库中的另一维坐标;

meas_n2n_delay:用于测量两个节点之间的延时,使用这条命令来测量时钟有效沿到数据跳变沿的延时,也就是触发器的传输延时;

meas_n2n_setup:用于测量触发器的建立时间,原理是二分法,在此不予说明。用这条命令测出的触发器建立时间基本为0,符合之前的预测;用于测量触发器的保持时间,本例中应为时钟脉冲有效的时间,测量结果和估计结果相符;

add_model_port:添加时序模型管脚的命令;

build_model_bdc:用于输出库文件的命令。

将NanoSim BDC的计算结果与HSpice的结果做对比,证明计算结果相当准确。下图为Hspice的测量结果图,以数据在时钟沿到来时下降跳变为例,可以看出,ep-OCDFF的输出下降延时非常小,只有约150pS。

摘要：本文主要介绍了显式脉冲触发器的设计与实现。首先给出了几种前人设计的经典结构，然后基于它们提出了自己的结构。在经过验证仿真之后，证明新设计与原设计相比，功耗延时性能大大提高，为高速低功耗设计奠定了坚实的基础。

关键词：脉冲触发器,高速低功耗,设计

参考文献

[1]郑岩、秦品键．基于DSP的晶闸管数字触发器的研究与设计[J]．微计算机信息，2008(2)

[2]方侠海．高速四D触发器的设计与制造[J]．半导体技术，2007(3)

[3]邝小飞．高速双模前置分频器的速度优化设计[J]．半导体技术，2008 (10)

[4]莫凡、章倩苓．一种单锁存器CMOS静态D触发器的设计[J]．半导体学报，2007(12)

汽车MCU低功耗解决方案 第10篇

关键词：低功耗、工作模式、门控时钟、门控电源

随着汽车工业的发展, 汽车上的电子控制系统数量呈指数增长。以ECU为核心的车载电子控制系统逐步取代了被动器件和机械系统, 同时也完成了大多数测量、驱动和控制的功能。

由于新型车载电子控制系统在车辆应用中的增加, 导致对电源负载以每年约100W的速度增加。当前所面临的最大挑战是在相同的电池电源条件下, 找到新的方法来保证汽车电子设备的数量及功能的不断增加。故在实际应用中需要MCU的功耗持续降低。

另外, 数字电路的最大功耗和可靠性问题是密切相关的, 例如, 电迁移和热载流子导致的器件老化。而且由于芯片散热而引起的热应力也是关系可靠性的主要问题之一。因此, 减少功耗对提高芯片的可靠性也是至关重要的。

为了应对日趋增长的低功耗需求, 飞思卡尔Qorivva系列32位MCU采用了专门的设计达到降低整体功耗的目的。除了改善的器件特性和更小的工艺尺寸, 电路级和系统级的措施也在很大程度上降低了功耗。

飞思卡尔基于32位Power架构的Qorivva系列MCU专门为嵌入式汽车应用而设计。这一系列MCU采用了多种低功耗设计达到降低动态功耗和静态功耗的效果, 主要包括:

●多种工作模式

●门控电源

●门控时钟

多种工作模式

图1所示为飞思卡尔Q o r i v v a MPC560x B系列的不同工作模式图。

Qorivva MPC560x B系列MCU包含了HALT, STOP和STANDBY 3种低功耗模式, 用户可以根据实际情况结合使用不同的工作模式。

HALT模式下, 系统活动减少, 内核时钟关闭, 锁相环、flash存储器、模数转换器等模块均可以关闭从而降低功耗, 这一模式可以用于LIN低速发送接收等情况。

相比HALT模式, STOP模式可通过配置关闭绝大多数外设进一步降低MCU的功耗。该模式保留了整个MCU的供电, 因此相比STANDBY模式拥有更短的恢复时间。STOP模式可配置关闭所有的时钟源并保留当前状态, 在此模式下锁相环一致处于关闭状态, 在退出STOP模式时, 系统会使用高速内部时钟直到指定的时钟稳定。

STANDBY模式下内核停止, flash存储器以及大多数外设均被关闭, 芯片大部分电源被切断, 从而达到可能的最小功耗。此时MCU可以被外部的引脚、复位或者使用低功耗时钟的周期性唤醒源所唤醒。表1列出了在室温条件下Qorivva MPC5602B不同工作模式下的功耗。

门控电源

Qorivva MCU内部被划分为3个不同的电源域, 不同的外设分别属于不同的电源域。电源控制单元允许用户在不同的模式下对某一个电源域供电或者断电。在模式切换时, 根据用户的配置, 有限状态机负责开启或者关闭各个电源域的供电从而保证状态切换是平顺且安全。例如:进入STANDBY模式将会切断内核、大多数外设、时钟等模块的电源, 因此可以节省最多的功耗。

门控时钟

M CU的功耗与工作时钟直接相关, 这就意味着在单位时间内越多的门翻转将会带来越大的功耗。Qorivva MPC560x B系列MCU采用了多种方式降低门翻转所带来的动态功耗。包括:1.停止内核时钟, 在低功耗模式下, 断开内核的时钟可以有效降低内核的功耗。2.外设时钟分频, 对于一些不需要高速运行的外设, 可以降低外设的时钟从而降低动态功耗。3.断开部分无需使用的外设时钟, 可以有效的降低由外设带来的动态功耗。

总结