通道混合器范文

通道混合器范文（精选3篇）

通道混合器 第1篇

目前光纤传感网络复用技术主要是询问FBG传感器阵列[1,2],其他类型的传感复用技 术少有报 道。光纤激光器由于其增益介质掺铒光纤(EDF)具有较宽的辐射光谱,出射功率高,因此常用于双波长及多波长激光器的制作[3],光纤激光器的这种特性也使其在光纤传感复用及构成传感网络方面具有很强的应用潜力。EDF在室温下具有较宽的均匀增益加宽线宽,不采用一些方法进行干预时,由于增益竞争的关系多波长不能同时满足振动条件,因此利用光纤激光器自混合干涉实现多通道传感复用时, 各通道的自混合信号会受到增益竞争的影响。

我们已经对基于环形腔光纤激光器自混合干涉的双通道复用进行了理论及实验的研究[4],结果显示一个通道中的自混合干涉信号被另一通道的信号所调制,这给信号的解调带来麻烦。我们进一步利用AWG搭建了多通道自混合干涉系统,得到8通道同时产生自混合干涉时的干涉信号[5]。实验证明多通道同时干涉时,相互之间互不干扰。在此进一步分析有无光反馈时环路中光谱的特性以及温度效应,证明光纤激光器用于多通道传感或测量的可行性。

1光谱特性分析

1.1AWG光谱测试

图1所示的是AWG各通道端面反射光谱测试原理图。实验中使用的是具有温度控制 功能的C波段40通道平顶型复用/解复用(DEMUX/MUX) AWG,其通道间隔为200GHz,工作波长为1529. 569nm~1561.398nm(测量波长),各通道的最小3 dB带宽为0.6nm,相邻通道 间的最小 串扰为27 dB,非相邻通道间的最小串扰为35dB。实验中使用传感分析仪 提供参考 光并进行 测量,其型号为si720。由传感分析仪出射的波长1 510nm~1 590 nm的参考光从环行器的输入端1进入,经2端接入AWG的解复用输入端,光经过AWG解复用后分别从40个通道输出,部分光经各通道输出光纤的端面反射回AWG,复用后从复用输出端回到环行器的端口2,最后由环行器端口3接入传感分析仪的输入端。

图2为传感分析仪得到的归一化光谱图。由图2可以看出,在AWG的工作波长范围内C20-C60 (ITU通道标准)内,光谱中对应有41个通道,每个通道的半高宽度约0.6nm,并且每个通道峰值的高度相当,其中C31,C46两通道峰值略低,这可能是由器件本身原因产生的;在AWG工作波长范围外, 衰减超过-50dB。

1.2有无光反馈时光谱特性

搭建环形腔光纤激光器经AWG实现多通道自混合干涉的理论模型如图3所示。980nm的泵浦光经WDM,从公共端出射的光经EDF进行放大后进入环行器的输入端1,经AWG后从3端输出的光经耦合 器 (CP)的一端回 到WDM的1 550nm端,形成环路,耦合器的 另一端接 光谱分析 仪 (OSA)进行观测。光反馈部分如图3虚线框所示, 在需要引入光反馈的通道接 耦合器,如图中CP1、 CP2所示,耦合器左边端口对准靶面,反馈光再经过耦合器回到AWG的通道,部分光由耦合器输出接光电探测器 (PD)进行光电 信号转换,如图3中PD1、PDn所示,然后接示波器观察自混合信号。这里振动源为喇叭。

通过观察激光器环路以及单独的光反馈通道中的光谱,可以定性的分析有无光反馈对系统光强的影响。

没有外部靶面反馈时,环路中的光谱如图4(a) 和(b)所示。从图中可以看出此时的峰值不再像图1所示的平 坦,C34通道处有 个较小峰 值,这是由AWG本身的缺陷产生的,并且在个别通道产生尖峰。这是由于掺铒光纤对不同波长激光的增益强度不同,从而导致各波长的增益不一致,若忽略尖峰, 峰值的包络与EDF的自由增益谱一致。其中C23和C24通道的增益较大,产生较大的峰值,C24通道峰值一直存在,而C23通道的输出光强不稳定,时消时长。这是由于EDF增益饱和时,不同波长间会存在增益竞争,C23和C24通道增益相当,C24略占优势,能一直维持振荡,产生峰值,而C23由于外界的扰动,影响到各通道的衰减,时而形成振荡,产生尖峰。据此,我们把C24通道称为优势通道,其他通道称为弱势通道。

当有通道引入光反馈时,光纤激光器环路的光谱如图5所示。图5(a)为无光反馈时环路光谱参考图,图5(b)为只有C39通道有光反馈时的光谱, 图5(c)为C39和C34通道同时有光反馈时的光谱。 从图4.9中可以看出,当C39有光反馈时,C39通道对应的峰值降低,C34通道峰值略有增强,对其他通道的信号几乎没有影响;同样,当C39和C34通道同时有光反馈时,这两个通道的峰值降低,其他通道光谱几乎没有变化。因此增益较小的通道形成自混合干涉时,除了它本身的峰值降低外,对其他通道的光强几乎没有影响。

当C24-C26三个通道同时引入光反馈时,这三个通道峰值降低,在其他增益稍强的 通道 (C22和C23通道或C57通道)产生较大峰值,如图6(a)和 (b)所示。C24-C26以及C34和C39通道同时引入反馈时,环路光谱中出 现多个峰 值 (C22、C23、C27和C56通道),如图6(c)所示。根据图6可以看出, 当原本信号较强的通道引入反馈时,该通道衰减立即增大,导致该通道增益降低,信号强度减弱;而原来增益次强的通道不再受到抑制,增益增大,形成较强振荡,信号增强,并且可能同时存在几个模式。且随着引入反馈的通道增多,同时共存的稳定振荡的模式也有增多的趋势。因此,在选择传感通道时,可将原本增益较强的通道预留,用作稳定振荡通道。

1.3发射端与靶面的距离对干涉信号的影响

在C34通道引入光反馈,当光纤端面距靶面很近,反馈强度较大,此时该波长峰值不减小,反而形成较高的峰,如图7所示。此时自混合的信号不再是类余弦信号,而是出现自激现象。

2温度对系统的影响

由于掺铒光纤的增益对温度的依赖性,温度变化时,掺铒光纤对于某一波长的增益可能会改变,从而影响多通道实验系统的性能,因此有必要讨论温度对系统的影响。

用波长980nm功率200mW的泵浦光直接入射到掺铒光纤(本实验中的掺铒光纤由2跟10米长的同参数掺铒光纤级联而成),测试不同温度条件下,掺铒光纤的自由增益谱,结果如图8所示。

图8(a)、(b)分别是室温28℃和10℃时实验中使用的掺铒光纤的自由增益谱。对比图8(a)和图8(b)可以发现,温度较低时,波长较小的部分(1 530 nm~1 540nm)增益比波长较大部分(1 550nm~1 560nm)小很多,超过20dbm;温度较高时,波长较小部分和波长较大部分增益相差不是太大。且在波长较长部分,温度较低时的增益比温度较高时的增益高。

在不同温度条件下,对图3所示的实验系统进行无光反馈测试,环路中的光谱图如图9所示。图9(a)、(b)分别是室温28℃和10℃时环路光谱。对比图9(a)和图9(b)可以发现,温度较高时,整个波段范围对应AWG形成40个通道,但整体的光强较弱,峰值在-60dBm左右;温度较低时,在波长较短的部分看不出明显的通道,波长大于1 540nm后与AWG的通道相对应,并且各通道的峰值功率比温度较高时大,大于-40dBm。

根据上面的分析,我们可以看出温度的变化对系统的影响较大,特别是波长较小部分,温度降低时,AWG在该波段的通道将不能发挥作用,所以在实际应用中应尽量选择波长较长的通道,如要选用波长较短波段的通道,则应控制掺铒光纤的温度,不宜过低。

3结论

通道混合器修图 第2篇

本文由中国教程网PS飞翔原创，转载须保留此信息

半夜在盟里闲逛的时候发现了这个帖子，这张照片被一团蓝色的墨水弄坏了，也看了一些盟友的做法，但都不是太理想，我使用了通道混合器来修复，我脸皮厚所以自我感觉还不错，有不足的地方望大家提出来，共同提高，

通道混合器修图（原创）

。谢谢原图screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=”点击在新窗口查看全图nCTRL 鼠标滚轮放大或缩小“;}” border=0>观察通道，三个通道分别为这样。只有蓝色通道很完整，其他两个通道都不同有损伤。screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=“点击在新窗口查看全图nCTRL 鼠标滚轮放大或缩小”;}“ border=0 resized=”true“ pop=”点击在新窗口查看全图CTRL 鼠标滚轮放大或缩小“>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=”点击在新窗口查看全图nCTRL 鼠标滚轮放大或缩小“;}” border=0>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=“点击在新窗口查看全图nCTRL 鼠标滚轮放大或缩小”;}“ border=0>既然打算把有墨水得地方修复就把它选择，羽化以下，建一个通道混合器的调整图层，并分别调整为这样，screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=”点击在新窗口查看全图nCTRL 鼠标滚轮放大或缩小“;}” border=0>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=“点击在新窗口查看全图nCTRL 鼠标滚轮放大或缩小”;}“ border=0>screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=”点击在新窗口查看全图nCTRL 鼠标滚轮放大或缩小“;}” border=0>ok，拯救美女图片结束我想很多人会问为什么这么调，其实在我看来通道混合器和应用图层是有部分相同的地方，虽然原理不一样。我想很多人会问为什么这么调，其实大家只要自己建一个和下面图相同的图试一试就知道了，这东西只可意授不可言传--!screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=“点击在新窗口查看全图nCTRL 鼠标滚轮放大或缩小”;}“ border=0>通俗点讲通道混合器就是选中一个通道（输出通道），然后往它里面加入其他通道的东西，比如输出通道是红，将原通道的蓝变为100%，结果就出现了洋红。其实就是这么回事，具体公式就不说了，免得晕了：） 在我看来通道混合器，计算，应用图层配合好了可以弄出n多的效果忘了，忘了贴我做得了~~~screen.width*0.7) {this.resized=true; this.width=screen.width*0.7; this.alt=”点击在新窗口查看全图nCTRL 鼠标滚轮放大或缩小“;}” border=0>

通道混合器 第3篇

逐次逼近ADC基于逐次逼近寄存器(SAR),他采用一个比较器对输入电压和一个N位数/模转换器(DAC)输出进行比较,总共经过N次比较就可以得到最终的转换结果。由于只采用了一个比较器,这种结构的模数转换器的面积较小,功耗低,具有较高的性价比,是目前应用最多的转换器类型。

1 SAR A/D转换器的结构及转换过程

逐次逼近型A/D转换器包括采样保持电路(Track/Hold)、比较器(comparator)、D/A 转换器、逐次逼近寄存器(SAR)、时序产生及数字控制逻辑电路。所设计的10位SAR ADC的基本的结构框图如图1所示。

该结构将模拟输入电压(VIN)保存在一个跟踪/保持器中,N位寄存器被设置为中间值(即1000,其最高位被置为1),因此,数模转换器(DAC)的输出(VDAC)为参考电压VREF的二分之一,再执行一个比较操作:如果VIN小于VDAC,比较器输出逻辑低,N位寄存器的最高位清0; 如果VIN大于VDAC,比较器输出逻辑高(或1),N位寄存器的最高位保持为1。随后,SAR的控制逻辑移动到下一位,将该位强制置为高,SAR控制逻辑将重复上述顺序操作,直至最后一位。

2 系统功能的实现及各个模块的设计

图2描述了所设计的SAR ADC所有模块。

2.1 模拟输入(Analog Input)

此模块是对一8通道的输入信号实现八选一的功能。S[2:0]是数字选通信号。因为数字部分的电源电压为1.2 V,而模拟部分的Power Supply为2.5 V,所以在进行选通之前须对S[2:0]进行电平变换,levelshifter电路结构如图3所示。

2.2 时钟产生器(Clk Generator)

时钟产生电路的结构如图4所示:他由几个Buffer和4个相同的延迟单元组成。 CLK为主时钟,产生的输出CLK2A,CLK1A,CLKM,CLK1D,CLK2D依次有一定的延迟。这5个时钟将送进SAR逻辑,产生模拟块采样、保持、转换、比较等工作时所需要的一些时序控制信号。

2.3 D/A转换器的设计

此设计中的DAC采用了一种新型的电阻电容混合的DAC的结构,即按在同一电阻串上分两级进行按电压按比例缩放方式来转换,再把两个转换的结果经两电容按比例进行电荷再分配,最终实现DAC的转换。

整个DAC 电阻串分压的结构如图5所示,共有8个电阻串串联而成,每个电阻串的上下各有一个R/2电阻,中间有15个R电阻。整个电阻串共有127个R电阻串连、其上下各串一个R/2。解码器的设计采取了两级解码的结构,先经由高七位D[9:3]分别控制两级解码器选通电阻串的一个节点进行电压输出,即为VDA,但是这个电压只是相当于把D[9:0]右移3位后的转换结果;而低3位的转换结果是在D[2:0]控制下输出为VLSB。最后需要一个8C:C的两个电容再把高七位的电压提升8倍。

电阻串的输出VLSB和VDA通过电容接入比较器的输入端,比较器的设计采用了准差分结构。在比较器的另一输入端接一组Dummy电容,此结构既获得差分结构的优点,又在一定的程度上减小了芯片面积,提高了其性价比。结构如图6所示。

其中,采样和保持电路嵌入在DAC之中,不作为一个独立的电路。

采样时:K1、K3都闭合,模拟输入电压VIN就被存储在节点A11处,实际上是以电荷的形式存储在输入电容上。此时,SVOS=1,在SVOS的作用下直接对第五个节点进行输出。此时:

$V{}_{\text{L}\text{S}\text{B}}=\frac{V{}_{\text{R}\text{E}\text{F}}}{128}(4+0.5)(1)$

转换时:K2闭合,K1、K3关断,存储在输入电容上的电荷保持不变,VA11保持采样时的值不变。

$V{}_{\text{D}\text{A}}=\frac{V{}_{\text{R}\text{E}\text{F}}}{128R}({\rm N}R-\frac{R}{2})=\frac{V{}_{\text{R}\text{E}\text{F}}}{128}[2{}^3{\displaystyle \sum _{i=3}^{9}D}{}_{i}2{}^i+0.5](2)$

VLSB′的值完全由D[2:0]决定:

$V{}_{\text{L}\text{S}\text{B}}´=\frac{V{}_{\text{R}\text{E}\text{F}}}{128}[{\displaystyle \sum _{i=0}^{2}D}{}_{i}2{}^i+0.5](3)$

由式(1),(2),(3)分析得出比较器的两个输入端A11和A12的电压差为:

$\begin{array}{l}\text{Δ}U=V{}_{\text{A}12}-V{}_{\text{A}11}\\ =8*(V{}_{\text{D}\text{A}}-V{}_{\text{Ι}\text{Ν}})+(V{}_{\text{L}\text{S}\text{B}}-V{}_{\text{L}\text{S}\text{B}})\\ =8*[V{}_{\text{Ι}\text{Ν}}-\frac{V{}_{\text{R}\text{E}\text{F}}}{1024}{\displaystyle \sum _{i=0}^{9}D}{}_{i}2{}^i](4)\end{array}$

如果ΔU >0,则比较器输出为1,否则输出为0。

2.4 逐次逼近寄存器(SAR)和控制逻辑(SAR & Control Logic)

SAR & Control Logic 完全是数字逻辑,用来实现二进制搜索算法,储存转换的中间结果,并为模拟块产生控制信号,流程图如图7所示。

整过程包括四个阶段:系统复位阶段、采样阶段、保持阶段、逐次逼近阶段。

系统复位后,前两个周期用来采样和保持输入电压,接下来的10个周期用来SAR算法和产生输出结果。即完成一个模拟到数字的转换共要12个时钟周期,在第13个周期就一个得到10 b的输出B[9:0]。

2.5 比较器(Comparator)的设计

比较器将模拟的输入和D/A的输出电压进行比较,比较结果输入到SAR & Control Logic模块以完成二进制查找算法。比较器的结构如图8所示。

必须采用两级前置放大器来增加输入比较器电压的差值。前置放大器使输入的变化足够大,并且将其加到锁存器的输入端,这样组合了电路的最佳特性。

(1) 前置放大器

图9为前置放大器的电路结构,RS与RS非两个相反时钟信号用来控制比较器的复位,在比较器的过程中把B11和B12的电压使复位至相等,为比较做好准备。为了获得更高的工作速度,在两输出端之间还有两个钳位二极管。

(2) 第三级比较器

第三级比较器的结构采用可再生比较器,他是使用正反馈来实现两个信号的比较。可再生比较器又可称为锁存比较器,其电路的拓扑结构见图10。

其中两相非交叠时钟Q1和Q2的波形如图11所示。

当时钟Q1为高时,比较器处于复位状态,这时节点1和2被置成相等。接下来,当Q1和Q2都为低时,通过M3和M4管再生。当Q1为低、Q2为高时,比较的结果通过M5、M6、M7、M8、M9的作用输出,并保存上述输出状态至下一个复位状态。

3 版图设计及仿真结果

(1) 版图设计: 整个SAR ADC的版图如图12所示(Size 480 μm * 350 μm)。

(2) 后仿结果

在FF case下的ENOB=10.1 b;SINAD=62.59 db; SFDR=70.11 db。总功耗为680 μW,总的泄漏电流小于0.2 μA。用仿真结果所画的输出代码的FFT图形如图13所示。

4 设计总结

本设计采用0.13 μm CMOS工艺,分别用2.5 V的模拟电源电压和1.2 V的数字电源电压供电,实现了10 b的精度,经HSPICE仿真结果证明设计有效。该设计实现了低功耗、小的芯片面积的SAR ADC的设计。

摘要：实现一个8通道10 b转换精度的逐次逼近式(SAR)模拟-数字转换器。在DAC的设计上采用新的电阻电容混合式的DAC的结构,和传统的C-R式结构相比具有更小的面积。同时对比较器的设计进行了优化,采用一个三级级联的准差分结构,并设计在传统的前置预放和锁存器级联的理论基础上,引入了交叉耦合负载,复位、钳位技术,获得了高精度和较低的功耗。设计经HSPICE仿真结果证明有效,并采用0.13μm CMOS工艺,分别采用2.5 V的模拟电源电压和1.2 V的数字电源电压供电,实现10位的精度。芯片面积为480μm*380μm,FF case下功耗为0.54 mW。实现了超低功耗的ADC的设计。

关键词：模数转换器,逐次逼近,准差分,比较器,IP核

参考文献

[1]Yin G M,Eynde F Op′t,Sansen W.A High-speed CM OSComparator with 8-bit Resolution.IEEE JSSC,1992,27(2):208-211.

[2]Yukawa A.A CMOS 8-bit High-speed A/D Converter IC.IEEE JSSC,1985,20(3):775-779.

[3]Phillip E Allen,Douglas R Holberg.CMOS Analog CircuitDesign[M].Second Edition.Oxford University Press,2002.

[4]Kumamoto T,Nakaya M,Honda H,et al.A 8-bit HighSpeed CMOS A/D Comparator.IEEE JSSC,1986,21(12):976-982.

[5]Gray P R,Hodges D A,Brodersen R W.Analog MOS Inte-grated Circuits[M].New York:IEEE Press,1980.

[6]Razavi B.Princiles of Data Conversion System Design[M].IEEE Press,New York,1995.

[7]McCreary J.Matching Properties,and Voltage and Tempra-ture Dependence of MOS Capacitors.IEEE JSSC,1981,16(12):608-616.

[8]Pelgrom M J H,Duinmaijer A C J,Welbers A P G.Matc-hing Properties of MOS Transistors.IEEE JSSC,1989,24(1O):1 433-1 440.

[9]朱臻,王涛.一种用于高速A/D转换器的全差分、低功耗CMOS运算跨导放大器(OTA)[J].复旦学报:自然科学版,2001,40(1):79-85.