2017下半年网络工程师考试真题及答案-上午卷

2017 下半年网络工程师考试真题及答案 - 上午卷 在程序的执行过程中， Cache 与主存的地址映射是由（ 1 ） 完成的。 (1)A.操作系统B.程序员调度C.硬件自动D.用户软件【答案】C【解析】cache 是高速缓冲存储器，作为 CPU 与主存之间的高速缓冲，有存储容量小，成本大，速度快的特点，存放经常被 CPU 访问的内容。cache 和主存之间的映射由硬件自动完成。某四级指令流水线分别完成取指、取数、运算、保存结果四步操作。若完成上述操作的时间依次为 8ns、9ns、4ns、8ns，则该流水线的操作周期应至少为（ 2 ） ns。(2)A.4B.8C.9D.33【答案】C【解析】内存按字节编址。若用存储容量为 32Kx8bit 的存储器芯片构成地址从 A0000H 到DFFFFH 的内存，则至少需要（ 3 ） 片芯片。(3)A.4B.8C.16D.32【答案】B【解析】存储区域空间为：DFFFF-A0000+1=40000H。计算机系统的主存主要是由（ 4 ） 构成的。(4)A.DRAMB.SRAMC.CacheD.EEPROM【答案】A【解析】DRAM 动态随机存取存储器，最为常见的系统内存。为了保持数据，DRAM 必须周期性刷新。计算机运行过程中，CPU 需要与外设进行数据交换。采用（ 5 ） 控制技术时，CPU 与外设可并行工作。(5)A.程序查询方式和中断方式B.中断方式和 DMA 方式 C.程序查询方式和 DMA 方式D.程序查询方式、中断方式和 DMA 方式【答案】B【解析】程序查询方式是按顺序执行的方式，由 CPU 全程控制。因此不能实现外设与 CPU 的并行工作。中断方式，在外设做好数据传送之前，CPU 可做自己的事情。发出中断请求之后，CPU 响应才会控制其数据传输过程，因此能一定程度上实现 CPU 和外设的并行。而 DMA 方式由 DMAC控制器向 CPU 申请总线的控制权，在获得 CPU 的总线控制权之后，由 DMAC 代替 CPU 控制数据传输过程。李某购买了一张有注册商标的应用软件光盘，则李某享有（ 6 ） 。(6) A.注册商标专用权B.该光盘的所有权C.该软件的著作权D.该软件的所有权【答案】B【解析】购买光盘，只拥有光盘的所有权。某软件项目的活动图如下图所示，其中顶点表示项目里程碑，连接顶点的边表示包含的活动，边上的数字表示活动的持续时间（天）。完成该项目的最少时间为（ 7 ） 。由于某种原因，现在需要同一个开发人员完成 BC 和 BD，到完成该项目如最少时闻为（ 8 ） 天。 (7)A.11B.18C.20D.21(8)A.11B.18C.20D.21【答案】B C【解析】关键路径：最长的一段（ABCEFJ==ABDGFJ=18 天），BD、BF 只能由同一个人来完成，因此最快的方式为，先完成 BD 再去完成 BC（因此相当于此时，关键路径 ABCEFJ 上推迟了 2 天完成，因此此时项目完成的最少时间为 20 天）。以下关于程序设计语言的叙述中，错误的是（ 9 ） 。 (9) A.脚本语言中不使用变量和函数B.标记语言常用于描述格式化和链接C.脚本语言采用解释方式实现D.编译型语言的执行效率更高【答案】A【解析】QQ：414493855 获取 2009 年到 2017 年的全部试题也答案详解在基于 Web 的电子商务应用中，访问存储于数据库中的业务对象的常用方式之一是（ 10 ） 。 (10)A.JDBCB.XMLC.CGID.COM【答案】A【解析】数据库连接(JDBC)由一组用 Java 编程语言编写的类和接口组成，它提供了一个标准的 API。下图所示的调制方式是（ 11 ） ，若数据速率为 1kb/s ，则载波速率为（ 12 ） Hz。 (11)A.DPSKB.BPSKC.QPSKD.MPSK(12)A.1000B.2000C.4000D.8000【答案】A B【解析】根据图形可知是以载波的相对初始相位变化来实现数据的传送，并且初始相位与前一码元的发生 180 度变化为二进制 0，无变化为 1.因此可知采用的调制技术为 DPSK(差分相移键控)。对应的码元速率和二进制数据速率相同，而载波速率为其两倍。E1 载波的子信道速率为（ 13 ） kb/s。 (13)A.8B.16C.32D.64【答案】D【解析】E1 子信道速率为：64kbps。100BASE-T4 采用的编码技术为（ 14 ） ，利用（ 15 ） 传输介质进行数据传输。(14)A.4B5BB.8B6TC.8B10BD.MLT-3(15)A.光纤B.UTP-5C.UTP-3D.同轴电缆【答案】B C【解析】100BASE-T4 采用 8B/6T 的...