eda实习报告

eda实习报告（精选8篇）

eda实习报告 第1篇

中国地质大学(武汉)

实习名称 ：

专 业： 班级序号： 姓 名： 指导教师：

实验一 3/8 译码器的实现

一. 实验目的

1. 学习QuartusⅡ 的基本操作;

2. 熟悉教学实验箱的使用;

3. 设计一个3/8 译码器;

4. 初步掌握VHDL语言和原理图的设计输入，编译，仿真和调试过程;

二. 实验说明

.本次实验要求应用VHDL语言实现一个3/8 译码器。3/8 译码器的逻辑功能如下：

本实验要求使用VHDL语言描述3/8译码器，并在实验平台上面实现这个译码器。描述的时候要注意VHDL语言的结构和语法，并熟悉QuartusⅡ的文本编辑器的使用方法。尝试使用不同的VHDL语言描述语句实现3/8译码器，并查看其RTL结构区别，理解不同描述方法对综合结果的影响。将程序下载到实验箱上分别用按键和LED作为输入和输出对结果进行验证，进一步熟悉所用EDA实验箱系统。所用器件EDA实验箱、EP1K10TC100-3器件。

三 . 实验步骤

按照教学课件《QUARTUS II 使用方法》，学习QuartusⅡ 软件的使用方法：

1.在WINDOWS 界面双击QuartusⅡ 图标进入QuartusⅡ环境;

2.单击File 菜单下的New Project Wizard: Introduction 按照向导里面的介绍新

建一个工程并把它保存到自己的路径下面。)

3.单击File 菜单下的New，选择VHDL File，后单击OK，就能创建一个后缀名为.vhd (*.bdf)的文本(原理图)文件。此vhd文件名必须与设计实体名相同。另外，如果已经有设计文件存在，可以按File 菜单里面的Open 来选择你的文件。

4. 输入完成后检查并保存，编译。

5. 改错并重新编译;

6. 建立仿真波形文件并进行仿真。 单击 File 菜单下的 New， 选择 Vector WaveformFile，单击 OK，创建一个后缀名为*.vwf 的仿真波形文件，按照课件上的方法编辑输入波形，保存，进行仿真，验证仿真结果是否正确;

7. 选择器件及分配引脚，重新编译;

8. 根据引脚分配在试验箱上进行连线，使用 LED 进行显示;

9. 程序下载，观察实验结果并记录;

四. 实验要求

1.用VHDL语言编写3/8译码器;

2.编写3/8译码器模块的源程序;

3.在QuartusII平台上仿真;

4.在实验板上面实现这个3/8译码器。

五、VHDL源程序：

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

ENTITY DECO3TO8 IS

PORT (

S:IN STD_LOGIC_VECTOR(2 DOWNTO 0);- -输入端3个端口

Y:OUT STD_LOGIC_VECTOR(7 DOWNTO 0));--输出端7个端口

END ENTITY;

ARCHITECTURE BEHAVE OF DECO3TO8 IS

BEGIN

WITH S SELECT

Y<=“00000001”WHEN“000”,--当S2，S1，S0是000时，第一个LED灯亮 “00000010”WHEN“001”,--当S2，S1，S0是001时，第二个LED灯亮 “00000100”WHEN“010”, --当S2，S1，S0是010时，第三个LED灯亮 “00001000”WHEN“011”,--当S2，S1，S0是011时，第四个LED灯亮 “00010000”WHEN“100”,--当S2，S1，S0是100时，第五个LED灯亮 “00100000”WHEN“101”,--当S2，S1，S0是101时，第六个LED灯亮 “01000000”WHEN“110”,--当S2，S1，S0是110时，第七个LED灯亮 “10000000”WHEN“111”,--当S2，S1，S0是111时，第八个LED灯亮 “ZZZZZZZZ”WHEN OTHERS;

END BEHAVE;

仿真波形：

通过在实验板上的操作，可以看到当改变S2，S1，S0的值时，对应的LED灯会亮。 心得体会

在本次实验中我学会了用VHDL语言编写简单的程序，检查程序的错误，如何仿真程序以及如何用实验箱观察实验结果。在本次实验中我觉得软件应用仿真比较简单，只是实验箱不好用，找了好几个才找到一个能用的实验箱，浪费了好多时间。在以后的实习中一定要先找好好用的实验箱。

实验二 BCD 七段显示译码器实验

一. 实验目的

1.了解和熟悉组合逻辑电路的设计方法和特点;

2. 掌握LED显示器的工作原理;

3.设计一个BCD七段显示的译码器，并在实验箱上面实现你的译码器。

二. 实验说明

LED数码显示器是数字系统实验里面经常使用的一种显示器件，因为它经常显 示的是十进制或十六进制的数，所以我们就要对实验里面所用到的二进制数进行译码，将它们转换成十进制的或是十六进制的数。LED数码显示器分为共阴和共阳两种，本实验使用的是共阴的连接，高电平有效。输入信号为D0，D1，D2，D3，相应的输出8段为a、b、c、d、e、f、g、Dp。它们的关系表格如下：

下图为译码器逻辑图，请按图进行连线。

eda实习报告 第2篇

班 级 ： 10电子1班

姓 名 ： 余振

日 期 ：

8路彩灯控制器

一：实训题目************************ 二：实训内容************************ 三：实训目的************************ 四：实训过程************************ 五：实训环境************************ 六：实训总结************************ 下面就从这几个方面进行论述：

Ⅰ：实训项目 ：8路彩灯控制器的设计。

Ⅱ：实训内容：

1、彩灯明暗变换节拍为0.25S和0.5S，两种节拍交替运行。 2、演示花型3种：

(1)从左向右顺次序亮，全亮后逆次序渐灭;

(2)从中间到两边对称地渐亮，全亮后仍由中间向两边灭;

(3)8路灯分两半，从左向右顺次渐亮，全亮后则全灭。

Ⅲ：实训目的：

1、熟练掌握模拟电路、数字逻辑电路的设计、分析、仿真及调试的方法。

2、掌握使用EDA(电子设计自动化)工具设计模拟电路、数字电路的方法，了解系统设计的全过程。

3、熟练掌握Multisim 软件的基本操作及绘制原理图和进行电路仿真的一般方法

4、通过对系统电路设计与制作，进一步巩固所学的理论知识，提高分析问题和解决问题的能力。

5、通过此次实训，引导学生提高和培养自身创新能力，为后续课程的学习，毕业设计制作以及毕业后的工作打下坚实的基础。・

Ⅳ：实训过程

1. 设计方案：

总体方案设计如上图，其中振荡器产生一个时钟信号，然后控制器由这个时钟信号触发而产生已如“10000000”等的序列信号，信号通过二级管就可以控制灯的亮暗了。序列信号规律的不同便会产生不同的花型。彩灯控制器是以高低电平控制彩灯的亮与灭。如果以某种节拍按一定规律改变彩灯的输入电平值，控制才等的亮与灭，即可以按预定规则就显示一定的花型。因此彩灯控制电路需要一个能够按一定规律输出不同高低电平编码信号的编码发生器，同时还需要编码发生器所要求的时序信号和控制信号。综上所述，彩灯控制器应该由定时电路、控制电路、编码发生器电路以及驱动电路组成。

2.电路方案论证：

74LS194具有双向移位，并行输入/输出，保持数据和请您功能，其中S1,S0为工作方式控制端，SL/SR为左移/右移数据输入端，D0.D1.D2.D3,为并行数据输入端，Q0---Q3依次为由低位到高位的4位输出端，当CR非等于零时，清零，无论其他输入如何，寄存器清零，由4 中工作方式：当CR非等于1时，S1=S2=0，且CP为低电平，保持功能Q0---Q3保持不变，且与CP,SR,SL信号无关。S1=0.S0=1(CP为高电

平)有一功能，从SR端串入数据给Q0，然后按Q0-Q1-Q2-Q3依次右移。 S1=1,S0=0(CP为高电平)左移功能，从SL端线串入数据给Q3，然后按Q3-Q2-Q1-Q0依次左移。S1=S0=1(CP为高电平),并行输入功能，一片74LS194，只能寄存4为数据，而这个实验是8 路彩灯，那么就需要用量片或多篇74LS194级联策划了个多位寄存器，由于74LS194功能齐全，在实际中得到广泛应用，该寄存器在工作控制端的作用下，能实现穿行输入并行输出的转换，当S0S1=00.01.10.11时，分别执行保持，右移，左移，并行输入操作，右移时，串行信号从地4位片的sr输入，左移时，串行信号从高4位片的SL输入。

3.电路设计仿真

EDA技术教学探讨 第3篇

以《数字逻辑电路》和《计算机组成原理》两课程为例,我们做了一些积极的探索和实践。这两门课程,传统的教学方法,学生在学习书本知识的同时,做一定量的演示性实验和一些简单的数字电路设计实验。其最终的教学效果,学生仅掌握部分理论概念,而对计算机整体及实际工作原理仍把握不足,并且几乎不能掌握复杂逻辑电路、专用芯片以及CPU芯片的设计和调试。众所周知,计算机是实用性极强、发展速度极快的高科技产品。显而易见,传统教学的内容和手段,都已经跟不上时代的发展,其结果势必导致我们的学生知识水平落后,实际动手能力不强。因此迫切需要为这些课程的教学,引入先进的教学手段,提供一个理论与实践相结合的,具有实际应用价值的实验平台。EDA技术对于《数字逻辑电路》和《计算机组成原理》等计算机硬件课程来说,堪称是目前技术最先进、实际应用价值最高的实验平台。EDA技术提出了一种全新的、方便的、实用性极强的设计理念和方法。

《数字逻辑电路》是高校计算机专业必修的一门专业课。《数字逻辑电路》是实践性很强的课程。以往《数字逻辑电路》在大学的教学中分为理论课和实验课。由于环境和条件的限制,学生在实验课上仅能用传统的方法,设计、制作、调试简单的数字逻辑电路。学生使用EDA技术,对数字逻辑电路和专用芯片进行分析、设计、调试,彻底颠覆了以往传统设计过程中繁琐的设计调试过程。

《计算机组成原理》课程侧重于计算机硬件,并且表述了软件与硬件之间的相互关联。学习《计算机组成原理》课程的目的,是让学生全面、整体的了解计算机内部结构和工作原理,特别是了解和掌握CPU的内部结构和工作原理,以便为学生的未来发展奠定良好的专业基础。由于EDA技术包括:EDA硬件开发平台和硬件描述语言工具软件平台。对于《计算机组成原理》课程,我们首先将《计算机组成原理》课程分为课堂教学和实验教学两部分。在课堂教学中给学生讲述《计算机组成原理》和EDA的使用方法;在实验教学中要求每个学生,用所学知识亲自动手动脑设计一小型CPU系统,简称模型机。具体的实验教学分为6个阶段:

第一阶段:从手工设计一位二进制加法器到使用EDA工具去完成设计。在这阶段让学生感到手工设计的繁琐和EDA设计的简便。激励学生用EDA去完成设计。

第二阶段:要求学生采用自底向上的方法,先设计1位半加器,再设计1位全加器,再设计4位加法器。要求学生既要掌握用原理图描述设计构想,也要掌握用硬件描述语言VHDL进行设计构思。使学生切身感受到用VHDL硬件描述语言的巨大优越性。

第三阶段:使用EDA技术完成处理器的设计。在这阶段,首先要求学生根据课堂教学内容,完成处理器的结构示意图。在示意图中,简明扼要的表示出数据通路中主要部件以及这些部件的相互关系。图中还要标明这些部件所需的控制信号,这些控制信号来源于控制器。此结构示意图的完成,有助于学生理清设计思路,但远远不能满足手工设计的需求,而用于指导写出处理器的VHDL硬件描述语言代码已经满足要求。因此,在此基础上可以高效率的完成处理器的设计。

第四阶段:使用EDA技术设计存储器。由于EDA硬件平台上的可编程器件亦含有存储单元,在设计中可利用这些存储单元构建自己的存储器。从而使设计简单化。

第五阶段:处理器与存储器相连组成一台模型计算。学生为了检验模型机是否实现了预期的功能,必须为其编写一段调试程序,并将此调试程序预先存入存储器模块中。利用EDA的工具软件平台对模型机仿真。在仿真过程中不断修改完善,直到模型机达到预期的设计要求。

第六阶段:可编程器件的物理实现。确定可编程器件,和该器件与模型机引脚对应关系,将设计结果下载到该可编程逻辑器件,使之成为设计要求的模型机。

我们通过一段时间的教学实践,以及和其他院校计算机专业教师们相互沟通,了解到在市场众多EDA工具中,性能价格比最好的是Altera公司提供的开发集成环境:ED2硬件开发平台和QuartusII工具软件平台。Altera公司针对市场需求,推出了一款多媒体开发板卡ED2硬件开发平台。ED2板卡通过下载电缆和计算机相连,ED2板卡上装有可编程逻辑器件等辅助电路。应用QuartusII工具软件平台,用硬件描述语言或原理图的方法,对数字电路进行设计、仿真调试、时序分析测量等。由于QuartusII工具软件平台是运行于计算机中的软件,所以这个过程可以非常方便、快捷,并且可以不断的修正错误,反复多次的设计、调试、分析,直到达到满意的设计结果。然后将调试好的电路,下载到ED2板卡上可编程器件中。最后,用仪器仪表测量被装载的可编程器件,实际测量后稍加修正,便可得到预想的设计结果。

EDA设计快速入门 第4篇

近年，数字化进程的不断加快，推动了具有高速度、高集成度、低功耗的可编程ASIC器件的发展，同时也推动了用于开发这类器件的EDA技术发展和进步，电路设计构成逐步地从中、小规模芯片转为大规模、超大规模（LSI、VLSI）芯片，因此掌握EDA设计技术，使用可编程大规模、超大规模（LSI、VLSI）芯片已经成为从事电子设计人员必需具有的基本能力。本文将介绍如何在短时间内学习掌握这项技术，并在实际设计中运用。

1. 可编程ASIC器件选择

在电路设计中使用可编程ASIC器件，简单地说就是用大规模、超大规模（LSI、VLSI）芯片来代替中、小规模的芯片。在设计中主要依据芯片的内部结构、性能来选择器件。在EDA技术中所使用的大规模、超大规模（LSI、VLSI）芯片被称为可编程ASIC芯片，这些芯片包含有通用的逻辑资源，经过设计编程，就可以实现所需的功能。这些芯片根据其内部结构可划分为CPLD（Complex Programmable Logic Device）和FPGA （Field Programmable Gate Array）。CPLD是复杂可编程逻辑器件的简称，其结构与早期的PAL、GAL相似，内部包含多个逻辑宏单元或宏模块；FPGA是现场可编程门阵列的简称。

CPLD的内部结构是基于乘积项（Product-Term）技术的可编程ASIC芯片。代表的器件有Altera公司的MAX7000系列和Xilinx公司的XC9500系列等等。图1是Altera公司MAX7000S系列的内部基本编程结构，从图1中可以看出，MAX7000S系列的基本编程结构是由逻辑阵列、乘积项选择矩阵和可编程触发器构成的，这三部分都可以通过编程配置实现各种逻辑功能。不同型号器件中所包含的基本编程单元机构相似，但包含基本单元的数量多少不等，即它们的容量不同。CPLD的编程信息是采用E2CMOS工艺实现的，这种工艺具有非易失性，编程数据可以保持数十年，此类器件只能对其进行有限次（几千次）编程。另外，可以对器件进行加密，而且一旦被加密，很难破解。

FPGA的内部结构是基于查找表（LUT）技术的可编程ASIC芯片。代表的器件有Altera公司的FLEX、ACEX、APEX系列和Xilinx公司的XC4000、Spartan、Virtex系列等等。图2是Xilinx公司的XC4000系列的基本可配置逻辑块CLB结构，从图2可以看出，一个CLB由两个独立的4输入查找表、一个3输入查找表和两个触发器构成。查找表实际上是一个RAM结构，一个4输入的查找表就是一个16×1 RAM单元，通过编程可以实现4输入变量的任意逻辑函数。CLB内部的两个触发器通过编程，可以配置成不同类型的触发器。图2中的梯形符号均为可编程的数据选择器符号，对这些数据选择器的控制端编程，就可以改变CLB的配置结构，进而实现对器件的编程控制。数据选择器的选择控制端是由SRAM控制的，也就是说，FPGA的编程信息是通过SRAM实现的。由于器件掉电后，SRAM中的数据会丢失，因此，设计中需要根据情况为器件提供上电配置的电路，以保证上电后器件可以正常工作。配置FPGA的数据是存储在非易失数据存储器中的，使用时不便对其加密。

由此可见，CPLD内部具有大量的乘积项和较少的触发器，而FPGA正好相反，其内部具有较少的组合逻辑资源和较多的触发器。当设计中组合逻辑电路成分较多，而时序电路成分较少的电路时，或者需要很好的加密功能时，选择CPLD比较适合，例如设计宽译码器和复杂编码器时，最好选择CPLD。当我们要设计功能较为复杂的时序电路时，由于复杂的时序电路需要大量的触发器单元，例如设计ALU，选择FPGA则比较适合。

2. EDA开发系统选择

为了学习和使用可编程ASIC器件，需要有一个合适的开发平台，即EDA开发系统。EDA开发系统按功能划分为集成开发系统、综合系统和仿真系统。集成开发系统一般是由可编程ASIC器件生产厂商开发的开发系统平台，用户利用这些开发平台可以完成全部设计工作。代表的开发平台如Xilinx公司的Foundation系列、Altera公司的MaxplusII 系列和QuartusII系列。综合系统一般是由第三方软件开发商开发的，为各器件厂商和普通用户提供对原始设计输入进行综合产生编程数据的软件，代表的综合系统如Synplicity公司的Synplicity 系列。仿真系统是仅用于对设计进行功能仿真的EDA软件，一般也是由第三方开发的，它不能生成编程数据，只用作设计初期工作，也就是说它不涉及具体的器件。代表的仿真系统如Aldec公司的Active-HDL。

由此可见，作为初学者应将功能齐全、能够完成全部设计工作的集成开发系统作为EDA开发系统的首选。附表是Xilinx公司的Foundation系列和Altera公司的QuartusII系列的性能对比表，从附表中可以看出：两种集成系统的设计流程基本相同，只是各自采用的具体程序不同，初学用户可以根据自己喜好的需要选择一种作为入门系统来学习，一旦掌握一种系统，很容易学习其它系统。笔者认为，Altera公司的Quartus II系统提供了较多与74系列中小规模器件完全相同的设计元件，对于初学者更容易开始设计；Xilinx公司的Foundation系统提供了较好的图形导航界面，对于初学者更容易掌握软件的使用。

3. EDA实验系统选择

无论集成开发系统功能如何强大，仿真功能如何准确，为了更快更好地学习和使用CPLD/FPGA，都需要有一个开发实验平台。实验平台根据其性能可以分为两类：评估平台和实验系统。评估平台是用来对某一个具体的器件的功能进行验证的实验平台，评估板大多占用CPLD/FPGA的引脚资源，用户只能在此硬件约束的条件下，对器件验证和评估，而不能进行其它设计。在这类评估平台上，只可以完成特定的实验验证，例如各厂商提供的EVM板就属于这一类平台。实验系统则是一种开放的平台。所谓开放的实验平台是与各种评估板相对而言的。图3所示为一个开放式的实验系统（多功能EDA实验系统），从图3中可以看出，该多功能EDA实验系统由主板和子板构成，用户通过更换不同类型的子板，就可以实现对不同厂家的不同类型芯片进行设计开发。在该实验系统中，还提供了丰富的辅助资源以及单片机调试接口。在这个系统中，不仅可以对CPLD/FPGA进行设计，还可以利用单片机开发系统方便地进行CPLD/FPGA与单片机之间数据传输的设计。另外，多功能EDA实验系统还应该提供独立的下载编程电缆，并且编程接口与各公司所提供的编程电缆接口完全相同，这样可以为用户的目标系统提供器件编程服务。

4. EDA开发流程

根据自己的需要选择了器件、开发系统和实验系统后，就可以开始EDA设计了。利用集成开发系统进行EDA设计的流程如图4所示。设计一般可分为设计输入、设计综合和器件编程三个步骤。设计输入是由设计者完成，作为最原始的设计输入；设计综合包括优化、合并、映射、布局、布线等工作，并产生最终的下（上接25页）载数据文件；器件编程是将设计输出的数据文件通过下载电缆写入到可编程器件内部，使其实现设计的功能。 EDA开发系统同时还具有功能仿真和时序仿真的功能，通常情况下，这些仿真结果是可以信赖的，开发系统一般是以最坏的情况给出仿真结果的，实际的工作情况比仿真结果会好一些。为了提高设计效率，必须正确掌握功能仿真和时序仿真的方法，准确理解仿真结果，以便于及时修改设计，而不必采用反复下载方式来验证设计结果。图4中的虚器件测试是EDA设计的最后一步，是在EDA实验系统或目标系统中完成的。在整个设计过程中，设计输入是最关键的，是由设计者对器件所实现的数字系统的逻辑功能进行描述阶段。设计输入一般有电路图输入法、真值表输入法、状态机输入法、波形输入法、硬件描述语言输入法等等，其中电路图输入和硬件描述语言输入是最常用的两种输入形式。

电路图输入法是把数字系统用逻辑图来表示的输入方法，使用元件符号和连线等来描述设计。电路图描述要求设计工具提供必要的元件库和逻辑宏单元库。这种输入方法具有条理清楚、易学、易用等优点。比较适用于初学者使用和较小的系统设计。几乎所有的可编程器件开发系统都支持这种输入方法。但是电路图输入法具有可移植性、可读性较差、不便于交流的缺点。

硬件描述语言是用文本形式描述设计，常用的硬件描述语言有不同语言形式。常用的有ABEL-HDL、VHDL和Verilog HDL。 ABEL-HDL支持布尔方程、真值表、状态机等逻辑表达方式。适合对计数器、译码器、比较器和状态机等逻辑功能的描述。VHDL和Verilog HDL类似于C语言，在描述复杂设计时，非常简洁，具有很强的逻辑描述功能，适合设计比较复杂的数字系统。

在设计过程中，往往采用层次化设计方法，分模块、分层次地进行设计描述。描述系统总功能的设计为顶层设计，描述系统中较小单元的设计为底层设计。层次化设计方法比较自由，可以在任何层次使用电路图或硬件描述语言进行描述。根据两种输入方式的特点，通常我们在顶层设计中采用电路图输入方式，而在底层设计中，采用硬件描述语言描述模块的逻辑功能。

结语

eda实习报告封皮 第5篇

电子设计自动化课程设计报告

2013——2014学年 第1学期

实习题目：数字式竞赛抢答器

姓名 ：

学号 ：

专业班级：

指导老师：

EDA实验报告 第6篇

QUARTUS II 软件使用及组合电路设计仿真

实验目的：

学习QUARTUS II 软件的使用，掌握软件工程的建立，VHDL源文件的设计和波形仿真等基本内容。

实验内容：

1.四选一多路选择器的设计 基本功能及原理 ：

选择器常用于信号的切换，四选一选择器常用于信号的切换，四选一选择器可以用于4路信号的切换。四选一选择器有四个输入端a,b,c,d，两个信号选择端s(0)和s(1)及一个信号输出端y。当s输入不同的选择信号时，就可以使a,b,c,d中某一个相应的输入信号与输出y端接通。

逻辑符号如下：

程序设计：

软件编译：

在编辑器中输入并保存了以上四选一选择器的VHDL源程序后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件。仿真分析：

仿真结果如下图所示

分析：

由仿真图可以得到以下结论：

当s=0(00)时y=a;当s=1(01)时y=b；当 s=2(10)时y=c；当s=3(11)时y=d。符合我们最开始设想的功能设计，这说明源程序正确。2.七段译码器程序设计 基本功能及原理：

七段译码器是用来显示数字的，7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。输出信号的7位分别接到数码管的7个段，本实验中用的数码管为共阳极的，接有低电平的段发亮。数码管的图形如下

七段译码器的逻辑符号：

程序设计：

软件编译：

在编辑器中输入并保存了以上七段译码器的VHDL源程序后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件

。仿真分析：

仿真结果如下图所示:

分析: 由仿真的结果可以得到以下结论：

当a=0(0000)时led7=1000000 此时数码管显示0； 当a=1(0001)时led7=1111001 此时数码管显示1； 当a=2(0010)时led7=0100100 此时数码管显示2； 当 a=3(0011)时led7=0110000 此时数码管显示3； 当 a=4(0100)时led7=0011001 此时数码管显示4； 当 a=5(0101)时led7=0010010 此时数码管显示5； 当 a=6(0110)时led7=0000010 此时数码管显示6； 当 a=7(0111)时led7=1111000 此时数码管显示7； 当 a=8(1000)时led7=0000000 此时数码管显示8； 当a=9(1001)时led7=0010000 此时数码管显示9； 当a=10(1010)时led7=0001000 此时数码管显示A； 当a=11(1011)时led7=0000011 此时数码管显示B； 当 a=12(1100)时led7=1000110 此时数码管显示C； 当a=13(1101)时led7=0100001 此时数码管显示D； 当a=14(1110)时led7=0000110 此时数码管显示E； 当a=15(1111)时led7=0001110 此时数码管显示F；

这完全符合我们最开始的功能设计，所以可以说明源VHDL程序是正确的。

实验心得：

通过这次实验，我基本掌握了QUARTUS II软件的使用，也掌握了软件工程的建立，VHDL源文件的设计和波形仿真等基本内容。在实验中，我发现EDA这门课十分有趣，从一个器件的功能设计到程序设计，再到编译成功，最后得到仿真的结果，这其中的每一步都需要认真分析，一遍又一遍的编译，修改。当然，中间出现过错误，但我依然不放弃，一点一点的修改，验证，最终终于出现了正确的仿真结果，虽然有一些毛刺，但是总的来说，不影响整体的结果。

实验二：计数器设计与显示

实验目的：

（1）熟悉利用QUARTUS II中的原理图输入法设计组合电路，掌握层次化的设计方法；

（2）学习计数器设计，多层次设计方法和总线数据输入方式的

仿真，并进行电路板下载演示验证。实验内容:

1.完成计数器设计

基本功能及原理：

本实验要设计一个含有异步清零和计数使能的4位二进制加减可控计数器，即有一个清零端和使能端，当清零端为1时异步清零，即所有输出值都为0，当使能端为0时，计数器停止工作，当使能端为1时，正常工作，由时钟控制。另外，还应该有一个控制端，当控制端为0时，进行减法运算，当控制端为1时，进行加法运算。输出端有输出值和进位端，当进行加法运算时，输出值递增，当减法运算时，输出值递减，同时进位端进行相应的变化。

4位二进制加减计数器的逻辑符号：

程序设计：

软件编译：

在编辑器中输入并保存了以上4位二进制加减计数器的VHDL源程序后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件。仿真分析： 仿真结果如下:

分析：

由仿真图可以得到以下结论：

当enable端为0时，所有数值都为0，当enable端为1时，计数器正常工作；当reset端为1时，异步清零，所有输出数值为0，当reset端为0时，正常工作；当updown端为0时，进行减法运算，当updown为1时，进行加法运算；另外，当程序进行减法运算时，出现借位时，co为1，其余为0，当进行加法运算时，出现进位时，co为1，其余为0。图中所有的功能与我们设计的完全一样，所以说明源程序正确。2.50M分频器的设计

基本功能及原理：

50M分频器的作用主要是控制后面的数码管显示的快慢。即一个模为50M的计数器，由时钟控制，分频器所有的端口基本和上述4位二进制加减计数器的端口一样，原理也基本相同。分频器的进位端（co）用来控制加减计数器的时钟，将两个器件连接起来。50M分频器的逻辑符号如下：

程序设计：

软件编译：

在编辑器中输入并保存了以上50M分频器的VHDL源程序后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件。仿真分析： 结果如下：

上图为仿真图的一部分，由于整个图太大，所以显示一部分即可，其余部分如图以上图规律一直递增，直到50M为止，然后再重复，如此循环。

上图是部分输出的显示，由于整个图太大，所以只显示部分，其余部分如图递增。

分析：

由仿真图可以看出，当reset为0，enable为1时（因为本实验中计数器的模值太大，为了尽可能多的观察出图形，可让reset一直为0，enable一直为1，即一直正常工作），输出值由0一直递增到50M，构成一个加法计数器，与我们设计的功能一致。3.七段译码器程序设计

基本功能及原理：

七段译码器是用来显示数字的，7段数码是纯组合电路，通常的小规模专用IC，如74或4000系列的器件只能作十进制BCD码译码，然而数字系统中的数据处理和运算都是2进制的，所以输出表达都是16进制的，为了满足16进制数的译码显示，最方便的方法就是利用VHDL译码程序在FPGA或CPLD中实现。本项实验很容易实现这一目的。输出信号的7位分别接到数码管的7个段，本实验中用的数码管为共阳极的，接有低电平的段发亮。

七段译码器的逻辑符号：

程序设计：

软件编译：

在编辑器中输入并保存了以上七段译码器的VHDL源程序后就可以对它进行编译了，编译的最终目的是为了生成可以进行仿真、定时分析及下载到可编程器件的相关文件。仿真分析：

仿真结果如下图所示:

分析：具体分析与实验一中七段译码器的分析相同，在此不再赘述。计数器和译码器连接电路的顶层文件原理图：

原理图连接好之后就可以进行引脚的锁定，然后将整个程序下载到已经安装好的电路板上，即可进行仿真演示。

实验心得：

经过本次试验，我学到了很多。首先，我加强了对QUARTUS II软件的掌握；其次，我掌握了电路图的顶层文件原理图的连接，学会了如何把自己设计的程序正确的转化为器件，然后正确的连接起来，形成一个整体的功能器件；最后，我学会了如何安装以及如何正确的把完整的程序下载到电路板上，并进行演示验证。

实验三：大作业设计

（循环彩灯控制器）

实验目的：

综合应用数字电路的各种设计方法，完成一个较为复杂的电路设计。实验内容：

流水灯（循环彩灯）的设计 设计任务：

设计一个循环彩灯控制器，该控制器可控制10个发光二极管循环点亮，间隔点亮或者闪烁等花型。要求至少三种以上花型，并用按键控制花型之间的转换，用数码管显示花型的序号。基本原理：

该控制器由两部分组成，一部分是一个50M的分频器，其主要用来控制花色变化的快慢；另一部分是一个彩灯控制器，该彩灯控制器可由两个开关控制花型的序号，10个输出分别控制10个发光二极管的亮暗，当输出为1时，该发光二极管亮，输出为0时，该二极管灭。将分频器的co端用来控制彩灯控制器的时钟，将两个器件连接起来。1.分频器的设计

50M分频器与实验二中的分频器一样，这里不再赘述。2.彩灯控制器的设计 基本原理：

该彩灯控制器由时钟控制，reset异步清零，enable当做使能端，由两个开关do(0-1)来控制选择不同的花型，10个输出端lig(0-9)来控制10个LED灯的亮灭。因为用了两个开关来控制花型，所以一共有4种花色。

彩灯控制器的逻辑符号：

程序设计：

3.七段译码器的设计

七段译码器是用来显示不同花型的序号的，其设计与实验一中的设计一样，这里不再赘述。循环彩灯控制器的原理图：

仿真波形如下： 第一种花型：

第二种花型：

第三种花型：

第四种花型：

仿真分析：

将以上仿真波形图和源程序对比，我们可以看到，仿真出来的波形和我们设计的功能一致，这说明源VHDL程序是正确的。实验心得：

EDA实验报告 第7篇

实验报告

姓名：汤灿亮 学号：2012118060 班级：1211自动化

实验一 QUARTUS Ⅱ的设计流程

一、实验目的：

1、掌握QUARTUSⅡ安装过程；

2、熟悉QUARTUSⅡ设计环境；

3、掌握QUARTUSⅡ的设计过程。

二、实验内容：

用文本输入法设计一个二进制加法器。

三、实验步骤：

（一）、创建工作文件夹

在windows中新建一个文件夹（又称工作库或WORK LIBRARY），用于保存设计工程项目的有关文件。注：设计工程项目的所有有关文件不能保存在根目录下，必须保存在一个文件夹之下。例如建立的文件夹：E：CNT10

（二）、启动Quartus II 点击QUARTUSⅡ9.0图标打开QUARTUSⅡ9.0设计窗口。或点击QUARTUSⅡ9.0图标打开QUARTUSⅡ9.0设计窗口

（三）、设计文件输入

1、打开输入文件编辑器

点击菜单Filenew„选择Verilog HDL file建立一个文本设计文件。用文本输入法输入程序。

2、保存文件，文件名同程序的模块名。后缀.v

（四）、全编译（逻辑综合）

1、创建工程

点击菜单FileNew Project Wizard…….进行工程设置。完成工程文件夹的选定、工程名、顶层设计文件名（主程序）、编程器件的选择等工程设置。

2、编译前的相关设置设置

⑴选择PLD芯片：AssignmenmtsSettingsDevice弹出的窗口中选择选择芯片。

⑵选择配置芯片的工作方式AssignmenmtsSettingsDeviceDevice&Pin Options弹出的窗口中首选General项，在Options栏中选择Auto-restart-configuration after error.⑶选择配置芯片和编程方式：AssignmenmtsSettingsDeviceDevice&Pin Options弹出的窗口中选择Configuration栏，在窗口中设置配置方式，配置芯片和是否需要生成压缩的配置文件。

⑷选择输出设置：（1）-（4）项默认方式，可以不做任何操作，⑸选择目标器件闲置引脚的状态：AssignmenmtsSettingsDeviceDevice&Pin Options弹出的窗口中选择Unused Pins栏,在窗口中对闲置的引脚设置，推荐设置为As input tri-stated。

3、执行全程编译：ProcessingStart Compilation。完成对设计项目的检 错、逻辑综合、结构综合、配置文件生成以及时序分析。

（五）、功能仿真（或时序仿真）

建议先做功能仿真，以检验设计项目的逻辑真确性，这样可以提高设计效率。

1、功能仿真设置：AssignmenmtsSettings弹出的窗口中选择Simulator Settings。在右边Simulation mode中选择 Functional.2、ProcessingGenerate Functional Simulation netlist,生成功能仿真所需的文件。

3、建立波形文件并进行功能仿真

⑴FileNew，在窗口中选择Vector Waveform file打开向量波形文件编辑器。

⑵设置仿真时间区域：可默认。一般几十微妙。时间区域过长，使仿真时间变长，影响仿真效率。

⑶在向量波形文件编辑器中添加项目的相关引脚。原则上是所有引脚，但有的项目引脚很多，可以只添加必要的一些引脚。双击向量波形文件编辑器Name栏的空白区域后，会弹出一个“Insert Node or Bus”对话框，在弹出的对话框中选择“Node Finder„”按钮，则弹出“Node Finder„”对话框，选择Filter：Pins：all，然后点击List，Nodes Found栏将列出所有输入、输出端口。选择要观察的信号，点击“>”命令按钮加入到观察目标窗口中。选择OK，则在波形图中加入了待观察信号的图形。

或者执行ViewUtility WindowsNode Finder命令打开Node Finder窗口,在弹出的窗口中将所需引脚拖入波形编辑器中。

⑷编辑输入波形：对所有的输入引脚设置合适的波形。⑸启动仿真器：ProcessingStart Simulation.⑹观察分析仿真结果。仿真结果保存于文件“Simulation Report”,此文件在仿真完成后会自动弹出。若仿真结果有出入，重新修改程序，直到仿真结果没有问题。

（六）、下载验证：

1、芯片选择ACEX1KEP1K30QC208-2;

2、引脚锁定：

3、全编译；

4、下载线连接：将25针连下一端连接电脑LPT1口，一端连接到编程模块的DB25接口，再用十针连线一头插入通用编程模块JTGA下载接口处，另一头连接到目标芯片的下载接口。

5、打开实验箱电源，将模式选择开关CTRL的（2）（4）（8）拨至ON，使按键KD1,KD2，LED1,LED2,LED3,LED4,LED5等有效。

6、下载：ToolsProgrammer,完成下载。

7、拨动开关按键KD1,KD2验证电路。

四、实验程序及仿真结果

（一）、实验程序：

时序仿真结果：

波形文件及仿真：

五、实验箱现象描述

注：在程序正确，正确操作实验箱并成功下载并正常运行程序的前提下，现象为：实验箱上一排设定的LED灯，分别为4个表示四位二进制码，一个表示使能信号EN，一个表示复位信号RST，一个表示置数信号，一个进位位COUT,高电平时表示进位，四个用于置数的灯。EN信号高电平有效，低电平起保持作用，RST低电平有效，起复位作用，LOAD信号低电平有效，起置数作用。启动实验箱，让EN灯亮（高电平），RST灯亮（高电平），LOAD灯亮(高电平)，此时表示四位二进制码的LED灯分别从0到9计数（约为1S记一个数），到10的时候，显示数的四个LED灯表示成0（全灭），进位位灯（COUT）闪动一次（表示进一位），如此反复。使EN灯熄灭（低电平），显示数的灯停止变动，保持在它当前所表示的数值。恢复EN灯亮，继续计数。使RST灯熄灭（低电平），显示数的灯立即变为全灭（表示复位为0）。设置任意值，使LOAD灯熄灭（低电平），显示灯变成设置的数值，然后正常计数。

六、心得体会

在这次实验中，QUARTUS II软件是英文版的，一下基本功能在第一次中还是不够熟悉，通过问老师同学，慢慢的了解到QUARTUS Ⅱ软件的基本使用方法，以及从编写程序到下载到实验箱验证运行的基本流程，实验二用原理图输入法设计2位频率计

一、实验目的：

1．熟悉和掌握用QUARTUS Ⅱ的原理图输入方法设计简单数字系统的方法，并通过一个2位频率计的设计掌握用EDA软件进行数字系统设计的详细流程。2.掌握用EDA技术的层次化设计方法； 3.掌握多个数码管动态显示的原理与方法

二、实验内容

用原理图输入法设计一个2位频率计

三、实验步骤

1.在顶层文件设计窗口中设计频率计，频率计的设计分成几部分设计，分别是一个2位十进制计数器，一个时序控制电路，一个显示电路模块。

2.先设计2位十进制计数器，如图显示为设计好的2位十进制计数器。

步骤：（1）、点击file—new，弹出如图所示窗口，点击design File中Block diagram/schematic file，再点击ok即可。（2）、在弹出的bdf文件设计窗口中设计所需的设计，设计完成后，点击编译按钮，编译无误后，再进行时序仿真。

结果如图：

（3）、即可点击file—created/update—create symbol files for current file.生成元件符号，供高层次设计调用。注意：需要独立建立工程，2位十进制计数器的工程名和bdf文件名都为counter8。

3、设计时序控制电路，设计步骤与设计2位类似，设计完成后，一样需要设计文件符号供高层次设计调用，如图为设计好的时序控制电路。

4.在顶层设计窗口中设计顶层设计，最终的设计如图

进行时序仿真无误后进行波形仿真，结果如图：

可以从波形仿真中看出，当输入的待测信号的周期为410ns的时候，所测的的频率的最后两位为39。

四、试验箱验证及现象描述

引脚正确设定并正确下载到试验箱后，调节待测信号频率，当输入为4hz时，数码管上显示04，当输入为8hz,数码管上显示08，当输入为16HZ时，数码管

上显示为16，当输入为128hz时，数码管上显示为28。

五、心得体会

这次实验中，按照书上面的接线图，完成基本的接线，然后在电脑上面设计原理图，进行实验的测试，掌握用EDA技术的层次化设计方法，在实验中也出现过点失误，软件运行出错，经过检查，发现软件没有破解，在实验中还是要注意小细节。

实验三简易正弦波信号发生器设计

一、实验目的：

１、进一步熟悉QuartusII设计流程；

２、熟悉LMP_ROM与ＦＰＧＡ硬件资源的使用方法。３、熟悉SignalTap II嵌入式逻辑分析仪的使用方法。

二、实验内容

用原理图设计一个简易的正弦波信号发生器。

三、实验步骤

1.建立一个工程，取名为SIN_GNT。

2.生成.mif文件，用直接编辑法。点击file—new—memory file—memory initialization file,点击OK，选number为128位，word size为8位，点击ok,填写 表格，结果如图

3.以原理图方式对LPM_ROM进行设置和调用，在工程原理图编辑窗中双击，出现symbol框图中点击megawizard plug-in manager,在所示窗口中点击memory compiler的ROM:1-PORT,取文件名为ROM78，正弦波数据初始化文件选择DATA7X8.mif，即可生成正弦信号数据存储器ROM，如图所示

4.用原理图方式对7为计数器LPM模块，方法与制作ROM78模块类似，如图所示

5.新建一个原理图设计窗口，取名为SIN_GNT,在窗口里面设计所需的电路，结果如图，进行时序仿真，无误后建立波形文件，结果如图

由图可知，在时间脉冲的作用下，AR计数，相对于的，Q也从正弦信号数据存储器ROM中输出相对应的数值，由这两项，这可以在示波器上输出正弦波。

四、心得体会

在实验中，LPM 是参数可设置模块库Library of Parameterized Modules 的英语缩写，Altera 提供的可参数化宏功能模块和LPM 函数均基于Altera 器件的结构做了优化设计。在许多实用情况中，必须使用宏功能模块才可以使用一些Altera 特定器件的硬件功能。例如各类片上存储器、DSP 模块、LVDS 驱动器、嵌入式PLL 以及SERDES 和DDIO 电路模块等等。这些可以以图形或硬件描述语言模块形式方便调用的宏功能块，使得基于EDA 技术的电子设计的效率和可靠性有了很大的提高LPM可实现基于LPM的流水线的累加器的设计，逻辑数据采样电路设计，简易正弦信号发生器的设计

实验四用状态机实现序列检测器的设计

一、实验目的

1、熟悉状态机的作用及设计方法；

2、学习用状态机实现序列检测器的设计，并对其进行仿真和硬件测试。

二、实验原理

序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果与检测器预先设置的码相同，则输出为1，否则输出为0。

三、实验内容

设计一个序列检测器，对1110010进行检测，对设计进行仿真测试并给出仿 真波形。

四、实验步骤

（1）运行软件，创建一个工程，取名为SHCK，打开文本文件编辑窗口，输入编写好的程序，如图所示。

取名为shiyan4，保存生成shiyan4.v文件。

（2）编译，时序仿真，直至无错误。

（3）建立波形文件，保存，取名为SHCK。设置各个需要的设置的参数，仿真时间设置为50us,时钟信号周期为4us,复位信号高电平有效，一般情况保持低电平，设置输入信号DIN含有输入数据段如图1110010，如图所示

（4）点击波形仿真，结果如图

由仿真结果可以看出，只有当输入完整的1110010时，输出信号才是高电平。（5）点击tools—netlist viewers—state machine viewers,查看状态转换表。

四、心得体会

EDA技术教学探索 第8篇

随着信息技术的发展, EDA技术 (EDA即电子设计自动化<ElectronicDesign Automation>的缩写, EDA技术就是以计算机为工具, 设计者在EDA软件平台上, 用硬件描述语言VHDL完成设计文件, 然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真, 直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作) 已经普及到各个领域。当今国内各大高校电子信息类专业都开设了EDA技术课程, 它因理论性和实践性强而迅速取代了传统的电子设计方法, 是当今电子技术设计的趋势, 但其面临的最大问题是技术更新速度快, 需要教学内容、教学思想和教学资源都不断更新。如何将新技术有效传输, 如何让EDA技术与现实生产生活中的例子结合起来, 让学生能够从认识技术到理解技术转变, 使学生能够很快利用该技术解决现实生活中的问题这些都值得我们思考。

●EDA技术的教学现状及存在的问题

长期以来, 由于各高校对本科生实验投入有限, 教师无法做到手把手带领学生进行一个完整的项目, 学生在学习的过程中大多是应付学习, 缺乏寻找硬件进行实训的主动性, 以致学生学完以后仍然无法独立进行FPGA项目的开发。同时, 学生在学习关于可编程逻辑阵列的结构特点、相互交叉点可编程内容时, 往往不知道从何下手, 但这些内容对硬件电路设计, 以软件语言的思维去改变硬件电路结构至关重要。可因为在理论课上一般是使用国内高校流行的教学硬件语言VHDL语言进行教学, 会使学生错以为前后两个部分没有联系, 进而感觉索然乏味, 造成学习兴趣缺乏。

EDA教学主要是利用现代电子系统的设计方法, 使用可编程逻辑器件实现逻辑设计, 同时也会讲授一些电路制作软件的使用以及仿真工具的使用。而因在市面上流行的硬件开发语言还有Verilog语言, 加之各高校的教师掌握语言的熟练程度不一, 也缺乏统一的教学指导, 就导致各高校在讲授该门课程的时候, 使用的平台各异, 学生在学该门课程的时候往往满怀信心去学, 结果到实际工作中却是面对另外一门语言。后续课程中, 如SOPC系统设计, 对学生和教师的要求很高, 一般EDA课堂上也较少涉及SOPC的知识。学生在学习了EDA课程以后, 往往感觉知道了一些, 也会完成一些实训的小项目, 但牵涉到如IP核等方面的技能时却不知从何下手。另外, 由于FPGA设计的教学涉及方面很多, 有理论学习部分, 有实践应用环节, 需要掌握新的计算机语言, 熟练使用专业的软件平台, 了解FPGA硬件内部结构, 熟悉FPGA与外围电路的硬件设计, 对理论教学、软硬件实验都有较高要求。除此以外, 可编程逻辑器件的基础结构、FPGA芯片内部硬件结构等内容的教学难度大, 硬件程序语言的语法规则较多, 而所有的这些都是为了硬件开发能更快上手, 可是, 高校现今往往在讲述这些前述基础知识后课时也基本完了, 这样就使得学生少了一些时间进行系统的开发, 也没有时间深入理解软核知识对FPGA开发的重大作用。

●改进EDA技术教学的方法

EDA技术教学主要依托的器件是可编程逻辑阵列, 其课程结构可以分为:芯片内部结构演变发展及原理;硬件描述性语言;可编程片上系统设计。这三部分在EDA课程中有不同的比例。有的高校将这三个部分合为一门课程讲授, 在笔者所在学校, 是将前两个部分归为一门课程, 后一部分归为一门课程。不论采用哪一种课程归属方式, 这三部分都是相互联系、相互依存的。其目标是要让学生快速理解可编程器件的基本原理, 从而能够自主完成系统设计。这就需要一个又一个系统的真实的实训案例教学, 让学生能从原理理解、程序设计、系统分析等方面得到训练。使学生从孤立的设计到系统设计的转变, 利用“逐项引导+项目驱动”的教学模式, 培养学生的自主学习能力、系统设计能力和语言表达能力。

1.结合项目开发的课堂引导教学

笔者在多年的教学过程中, 发现从可编程逻辑阵列的原理入手, 引导学生进入FPGA的教学中, 效果甚微, 学生感觉无法理解, 也不知这些原理究竟有何妙用, 无法真正熟知FPGA的强大魅力所在。为此, 后续教学中, 我们试图引入案例教学, 因为在学习EDA课程之时, 学生基本上都有单片机学习的经验和过程。在给出案例的时候, 有意识地让学生去思考, 如果这个项目用单片机开发该如何进行?何处需要改进?耗费资源多少?速度多快?当学生已经进入硬件设计的殿堂之后, 让学生首先观察同一个项目, 用FPGA开发有何精妙之处。第一个项目一般是由教师给出, 引导学生逐步讨论, 然后自学、归纳、找出与单片机的相同与不同。让学生在有一个感性的认识后, 变被动学习为主动学习。这样可以激发学生主动思考、发现问题、解决问题、归纳和总结问题经验的能力。例如, 在学生的第一次课中, 教师给出多路彩灯的实际案例, 先让学生以单片机的思维去解决问题, 他们一般能够很快入手。当换成FPGA的思维后, 学生突然之间就能感觉到FPGA的强大, 花样彩灯在变换过程中, 利用硬件描述性语言并行思维的好处。教师可鼓励学生多提方案, 并对方案论证辩论和反驳, 得出最优方案。通过这样的一个简单但是却完整的过程, 学生对FPGA的设计有了一个深刻的认识, 同时也加深了理解。再来学习FPGA的原理、相互交叉逻辑点的编程组合, 学生就会非常有兴趣, 也不会望而生畏, 这样就很好地解决了入门引导的学习问题。

2.组建兴趣小组, 进行以学生为主的项目实践教学

我校的FPGA教学配备了Altera公司的实验套件, 同时, 也为每五人一个兴趣小组配备了简易的FPGA开发板, 实验室同时也配备了SOPC实验平台。这些成梯队的实验设备的配备, 不论从性能上还是拓展学习上, 已能完全满足学生学习FPGA的需要, 学生平时在课堂上学习理论知识, 课下兴趣小组进行实践开发验证, 笔者鼓励他们扩展外围应用, 解决一些学科方面的问题, 如林业物联网监控系统、数据处理等。学习之余, 优秀团队提前进入毕业设计以及参与到教师的科研团队中, 收到了很好的教学效果。学生也真正感受到FPGA的魅力所在, 自觉钻研, 动手能力得到了很大提高。对于动手能力特强的学生来说, 简易的FPGA开发板已不能满足其需求, 学生就会转移学习兴趣到SOPC实训中去。学生在一年多的训练中, 已俨然达到了对一个初级工程师的要求, 工作也是得心应手。这种课下兴趣小组以及我校本科生创新基地的教学模式, 不仅能很好地训练学生, 同时, 也可有效激发不同层次学生的学习热情, 带动一大批学生积极学习, 培养了学生的团队精神、动手能力和创新能力, 也能带动整个专业良好的学习风气。

3.建立网络教学体系, 弥补学时不足的问题

当前, 全球正流行MOOC教学模式, 我校在探讨MOOC模式教学过程中, 也根据自身的特点, 开设了第二课堂。平时课堂上的讲授, 学生都会产生很多问题, 在课下通过实验验证中, 也还会有一些不同问题。针对这个特点, 我校充分利用网络资源, 鼓励学生创建FPGA的QQ讨论群, 让教师也加入其中, 这样能够最大限度地解决问题, 同时, 要求教师将关键知识点、设计过程中的重要之处, 都放在网络教学平台上, 供学生下载查看, 并提供讨论区供师生交流互动。另外, 为了弥补教师工程实训经验不足的问题, 我们广泛联系, 邀请了很多FPGA企业中的工程师加入这个平台讨论。这种网络形式的教学, 在很大程度上提高了教学效率, 也使教学质量有了很大的提升。

4.引导学生逐渐掌握Verilog语言

目前, 电子技术的飞速发展, 各大公司也相继转型使用Verilog语言, 而纵观国内高校的教学, 很大一部分高校还在使用VHDL语言。究竟是选择VHDL还是Verilog语言, 笔者认为都是可以的, 但是, 如果高校在教授VHDL语言中, 引导学生形成正确的硬件开发思维后, 也应该要讲授Verilog语言, 毕竟从主流发展来说, Verilog语言已有逐渐上升的趋势。同时, 因Verilog语言是以C语言为基础, 学生也很容易接受, 这样, 语言教学学时就会减少很多, 可以将更多的精力放到其他实践中去。同时, EDA的后续课程中如SOPC设计也有很多是从Verilog语言的角度去讲授的。我们的思路是语言是载体, 不要花大力气去讲授, 而应多花时间去引导学生如何进行硬件开发。VHDL和Verilog语言都应该花些时间告知学生, 让学生能有一个全方位的认识, 以后走上工作岗位, 才不会感觉到对某门语言非常陌生而不知从何下手, 能极大地提高学生工作的上手能力和应聘的成功率。

5.将SOPC教学引入到EDA教学中

SOPC技术是当今电子设计的主流方向, 很多计算机类学生, 他们没有电路基础的知识, 也无法理解CMOS、TTL等原理, 但是他们的强项是计算机语言编程, 而SOPC正好提供了这样一个平台, 可以将软件思维编程以硬件结构实现, 这是以后硬件电路设计发展的一个方向。没有SOPC的体系, EDA就会逊色不少。随着FPGA技术的成熟, SOPC教学也逐渐引入到本科教学中, 教学重点也不再关注基础性知识学习, 而应该将重心放在系统设计领域, 从硬件语言的设计转移到C/C++语言设计, 使SOPC的功能能够以C/C++语言的形式体现, 使功能更具体化。在这个阶段的教学中, 要力求使学生体会到各个专业课程之间的联系与融合, 进而感受到FPGA的强大魅力, 自觉产生学习的兴趣和意愿。只有这样, 才能真正学习好EDA。

●结束语

EDA技术是一门技术性很强的学科, 有它自身的系统性和要求, 目前, 很大一部分高校在教学过程中都将精力放在语言教学上, 容易使学生认为这是一门硬件语言课程。我们要改变这种思维, 合理安排语言教学学时, 以案例教学为出发点, 引导学生理解FPGA的原理和特点, 并在此基础上, 完成一个又一个的项目实训, 而后, 将学生引入到SOPC的体系和思维中, 让学生深刻理解一个系统不仅有“器官”, 而更重要的是有“心脏”。真正达到锻炼学生动手能力的目的, 让学生身临项目实训之中, 更好更快地掌握技能。同时, 教师也要改变以往总是讲授VHDL的思维定势, 逐渐引导学生掌握Verilog语言, 这样, 学生在以后的工作中, 才不会对自己没有见过的语言产生陌生感。EDA技术课程, 前沿性很强, 待学习待掌握的方面还有很多, 学生要学习, 教师更要学习, 只有这样, 才能把这门专业课程讲授好, 才能使学生学有所用。

摘要：EDA技术有很强的综合性和实践性, 有其特殊性和要求。本文分析了目前EDA技术教学的现状和存在的问题, 指出了硬件语言教学学时过多的弊端, 以学生真正系统地掌握该技术入手, 从组建兴趣小组、不同梯队配备实验平台、Verilog语言与VHDL语言并重讲授、SOPC的重要性等方面讨论了EDA技术教学的改革思路。

关键词：EDA,教学,探索

参考文献

[1]张玉叶.《EDA技术》课程教学思路与创新方向探索[J].太原师范学院学报, 2013 (3) :142-144.

[2]晏伯武, 田嵩.EDA技术及其教学相关问题的探讨[J].黄石理工学院学报, 2010 (2) :63-67.

[3]高飞.EDA技术课程改革与实践[J].大学教育, 2013 (11) :85-86.

[4]贾佳.EDA技术课程教学改革研究[J].大众科技, 2011 (4) :168-169.

[5]周莉莉, 周淑阁, 井娥林.FPGA课程教学方法的探讨与研究[J].实验室科学, 2013 (6) :65-66.

[6]余能辉.关于FPGA课程教学的实践及其探索[J].南昌教育学院学报, 2012 (11) :49-50.