dsp课程设计书范文

dsp课程设计书范文第1篇

1 概述

在CCS开发环境下, PC机通过不同类型的JTAG电缆与用户目标系统中的DSP通信, 帮助用户完成调试工作。当用户在CCS环境下完成开发任务, 编写完成用户软件之后, 需要脱离依赖PC机的CCS环境, 并要求目标系统上电后可自行启动并执行用户软件代码, 这就需要用到BootLoader技术。

系统上电后, 由DSP本身自带的Boot程序将DSP的应用程序加载到DSP应用板上的高速存储器 (如内部SRAM、SDRAM等) 中, 这个过程称为Boot loader。采用SPI从方式方便灵活, 接口简单, 速度可达10mbps, 成为引导DSP的应用程序佳选。不同的DSP有不同的引导方式。以T I公司系列芯片TMS320C672X为例, TMS320C672X共可实现4种引导方式, 分别为EMIF引导、HPI引导、SPI、I2C主方式引导、SPI、I2C从方式引导。本文针对SPI从方式引导深入了解BootLoader技术, 一般采用EMIF引导使用NorFLASH, 但该芯片体积大, 成本高, 因此采用SPI从方式由上位处理器加载DSP程序, 更方便, 更灵活, 可扩展性强, 又丰富了DSP接口。

2 系统设计

关于TI公司的TMS320C6X芯片在许多文献都介绍过, 二次Bootloader的运行过程, 由DSP本身自带的Boot程序只能将DSP的应用程序加载到DSP的片内RAM中, 由于片内RAM大小有限, 该Boot程序只能加载小型的应用程序, 本文不作分析, 本文描述通用的Bootloader过程, 采用二次Bootloader方式, 即由芯片本身自带的Boot程序将二次Bootloader程序加载运行起来, 然后由二次Bootloader程序负责把DSP的应用程序加载到指定的运行区域上运行。

2.1 系统描述

本系统由DSP (TMS320C6722) 及处理器 (C8051F120) 和高速存储器及相关的扩展单元构成。DSP与处理器采用SPI (串行设备接口) 接口通信, 采用四线方式 (SCLK (时钟) 、SIMO (数据) 、SOMI (数据) 、SCS (片选) ) , DSP与处理器的连接如图1所示。

引导就是将原先存储在处理器中的用户代码加载到DSP内部执行, 为了使引导具有通用性, 采用了二次引导方式, 首先加载二次Bootloader程序, 由二次Bootloader程序负责加载应用程序, 二次Bootloader程序可以完成DSP运行环境初始化使加载过程更快速, 更安全, 还可以实现其他功能 (如可以采用除SPI方式其他方式加载应用程序) 。

由于DSP有多种引导方式, 根据DSP的芯片手册确定SPI从引导模式, 例如TMS320C6722硬件设计时, Dsp复位之前保证Dsp的引脚号110 (spi0_SIMO) 、111 (spi0_SOMI) 、108 (spi0_SCLK) 的管脚输入电平符合表1。

2.2 软件设计

2.2.1 处理器程序设计

处理器SPI模式设置为主方式, 16位, MSB (高位) 先发, SCLK空闲时保持高电平, SCLK下降沿输出数据, 上升沿接收数据。

由TMS320C672X本身自带的Boot程序流程如下 (处理器侧流程) , 分为4个步骤,

第1步:开始字同步, DSP等待处理器建立开始字同步;第2步:通信测试, 确认物理通道可靠连接;第3步:程序下载, 将二次Bootloader程序下载到DSP中;第4步:程序运行, 指示DSP运行二次Bootloader程序。

处理器程序设计符合该流程, 实现二次Bootloader程序的加载运行 (二次Bootloader程序或应用程序烧写在处理器的存储器中) 。

2.2.2 DSP二次Bootloader程序设计

仍然沿用SPI连接方式下载应用程序, 二次BootLoader程序, 完成硬件环境的基本初始化工作, 包含SPI重新初始化, 达到高速可靠下载应用程序。

CCS用户程序主要包含三种文件:工程文件 (.pjt) , 命令配置文件 (.cmd) , 源程序文件 (c源文件.c/.h, 汇编源文件.s/.asm) 。

命令配置文件 (.cmd) 用于程序代码数据在存储空间的定位如下:

为了更好的发挥SPI功能使用中断方式, 这样需要中断向量表, 通常使用汇编语言源文件, 如下。

中断方式中要注意中断向量表的设置, 指定中断号的中断使能, 全局中断标志使能等, 否则将不能产生期望的中断, 不同的DSP初始化方式不完全一致。

二次BootLoader程序功能如下。

主要包含:系统环境初始化模块, 程序数据初始化模块, SPI中断初始化模块, SPI接收模块, SPI发送模块, 加载应用程序协议分析模块, 交权给应用程序接口。

系统环境初始化模块使DSP工作于期望的理想环境中, 为应用程序提供统一的运行环境, 最基本的是要设置CPU工作时钟, 设备接口工作时钟, SDRAM配置, SPI配置。

程序数据初始化模块, 完成系统所需全局数据初始化, SPI中断初始化模块, SPI接收模块, SPI发送模块, 用于驱动SPI接口设备的驱动程序。

加载应用程序协议分析模块, 完成加载应用程序, 校验加载的是否成功, 其功能框图见图2。

确认加载成功, 关闭SPI接口, 交权给应用程序运行, 整个BootLoader过程成功结束。

2.2.3 DSP测试应用程序

以下是测试应用程序, 在指定的io脚上输出方波的源代码, 编译后生成执行代码经格式转换后烧写在处理器的存储器中。

2.2.4 DSP执行文件格式转换

通过CCS开发环境附带hex6x.exe工具可以把执行文件转化成.hex格式文件, 可以方便烧写到处理器的存储器中。该工具需要命令配置文件.cmd, 格式如下。

3 测试结果

利用上述方法, 使得系统在脱机状态下实现DSP测试应用程序加载, 实现在DSP的指定io端口输出均匀方波。

经过二次Bootloader程序及测试应用程序编译、连接、格式转换烧写在处理器之后, 系统就可以实际脱机运行了。加电一段时间后, 测试应用程序运行, 可以通过示波器测量得到指定io端口的均匀方波, 证明BootLoader加载测试应用程序成功。

4 结语

本文以TI公司高性能系列芯片为例, 介绍了SPI从方式进行引导, 其中对Bootloader的过程及程序作了详细叙述, 从而为TMS320C6000系列DSP的开发提供了一种新的思路。DSP的BOOTLOASDER技术在DSP嵌入式系统开发中有着至关重要的作用。如果开发者掌握这项技术, 就会大大方便系统的调试, 缩短开发时间。该方法简单可行该方法已在实际工程中得到具体应用, 如在民航声音比选设备中采用了本文的Boo loader技术, 系统性能稳定。

摘要：在DSP技术的工程应用中, BootLoader是一项关键技术。文中以TI公司的DSP芯片TMS320C672X系列芯片为例介绍了BootLoader设计的步骤, 了解BootLoader的基本原理与方式, 从而掌握其他系列DSP芯片的BootLoader技术, 本文介绍了在TMS320C672X DSP系统中采用从SPI来实现DSP的BOOTLOADER的一个方案。在民航无线通信设备中如内话通信设备, 声音比选设备, 延时设备等通信设备中均采用了DSP技术实现, DSP技术在民航无线通信中有着广泛的应用, 通过本文的介绍对深入了解DSP研发, 掌握DSP技术起着抛砖引玉的作用。

关键词：DSP,TMS320C672X,BOOTLOADER,SPI

参考文献

[1] TMS320C6727, TMS320C6726, TMS320C6722 Floating-Point Digital SignalProcessors.

dsp课程设计书范文第2篇

董桂菊，徐杰

(东北农业大学电气与信息学院，哈尔滨150030)

摘要：文章介绍了基于视频的车辆测速管理系统，并提出了一种车辆的测速方法。车辆测速管理是智能交通系统(ITS)中的一个重要组成部分，它集牌照识别、测速检测、流量监控、费用收取等多项功能于一体，主要用于对高速公路超速违章车辆的监控。在车辆的测速原理中，指出从相邻视频帧图像中获取车辆的“像速度”，并间接获取车辆实际速度的方法。从而为高速公路测速管理系统的关键点提出了一种切实可行的解决办法。

关键词：高速公路;视频;测速管理系统;测速

中图分类号：文献标识码：A文章编号：

0引言

国家发展离不开道路建设，伴随着高速公路的大规模建设，车辆的超速现象也频繁发生。为了查处治理违规车辆，车辆的测速成为交管部门越来越重视的问题。而基于高速公路的智能管理，机动车辆的测速管理也是其中一个重要的组成

【1】。

1 车辆测速技术简述

目前，智能交通系统中对车辆进行测速主要有线圈测速、激光测速、雷达测速、视频测速等几种方式。线圈测速一般采用埋设式，车辆通过线圈，会引起线圈磁场的变化，输出触发信号，因此可以在公路路面一定距离设置两个线圈，检测器通过检测车辆通过两个线圈的时间差计算出车辆的速度，但线圈在安装时必须直接埋入车道，使路面受损，并且在安装过程中会阻碍交通，线圈在地下也易受到冰冻、路基下沉等外界因素影响。当车流量过大时，检测精度也会大大降低。激光测速的工作原理建立在光波测距的基础上，利用多次测得的距离差与时间差的比，测得车辆的速度，与地感线圈有着类似的计算方式。

雷达测速的工作原理是利用多普勒效应，当发射方与接收方之间有相对径向运动时，接收到的信号频率就会放生变化，利用这种频移的特点计算车辆的行驶速度。但雷达测速系统和激光测速系统对于测量角度都有很高的要求，测速系统需正对车辆运动方向，测量偏差角要很小，有一定局限性。不带车牌识别的雷达测速系统对违章车辆处罚时由于缺少证据，所以不太实用。人们为解决这个问题，利用高速存储的数码相机采集车辆视频图像，对车牌进行识别，但此系统价格昂贵。此系统测速准确、速度快，可移动测速等方面优点，得到普遍应用，但成本较高，不能用于多车测速，抗电子干扰能力较弱。

视频测速系统原理是利用图像中车辆的二维位置以及预先测定的一系列参数从而确定车辆的实际三维位置，在一个固定时间间隔内拍摄两幅图像，就可以根据两幅图像得来的车辆的实际三维位置确定这个时间段内的位移，从而得出车辆的行驶速度。在此测速方法中，主要需解决的问题是从图像序列中获取车辆的位移，即找到两帧图像中车辆位置的匹配关系。其优点是系统结构简单、稳定性强、成本低，抗电子干扰，可用于移动和固定场合，不仅能够测速，而且能够利用视频对车辆进行监控。缺点是测速精度低，并且需预先对测速系统中参数(如摄像机到被测测量间的距离)进行测量。

由于视频处理的独特优势，在交通智能管理系统中已被广泛使用，并成为现代智能交通的发展方向和趋势。本文通过对图像序列中车尾位置识别，进行图像匹配，获得车辆在图像中移动的

像素差，把相机坐标转换为世界坐标，能够在实时环境下对车辆进行测速。

2视频测速管理系统介绍

为了满足现代化高速公路管理的需要，实现系统低成本、易操作、便管理的要求、我们将视频测速管理系统划分为视频测速系统和收费系统两个方面。

2.1视频测速系统

视频测速系统主要有监控单元、数据传输单元、中心管理单元三部分组成。前段监控单元

包括闪关灯、摄像机以及前段管理工控机等设备，负责采集车辆信息;数据传输单元主要包括CDMA传输模块，负责前段监控单元到中心管理单元的信息传输;中心管理单元主要包括系统的管理软件及其存储设备，负责对传回的数据进行处理并将其存入数据库，从而实现了对海量信息的存储和管理，便于以后车辆信息的汇总与调取。

测速系统结构图

当车辆驶入监控区域，前端监控单元采集车辆通过的时间、速度等信息，并存入本机数据库中，当检测到车辆超速时，将启动抓拍模块，对违法车辆进行拍摄，并将违章车辆违章时间、违 章地点、车牌号码和车牌图像存入工业控制计算机的本机数据库中。

测速流程图

前端监控单元获取的车辆行驶记录以及违法车辆的图片通过CDMA无线网络发送给中心服务器进行保存。CDMA无线网络单元作为该系统的自动传输单元，当网络堵塞或出现故障时，自动传输单元循环等待网络的恢复，当网络恢复后，自动传输单元自动启动数据传输。

中心服务器负责处理前端传回的车辆记录和图片信息。服务器中的车牌识别模块首先识别违 法车辆图片中的车牌，然后由图片处理模块采用特定技术附加车辆相应时间、相应地点、车辆行驶速度，并将该车辆违章信息发送给终端服务器，作为以后交警执法的依据。

测速系统的测速流程如图所示。 2.2测速原理

图1视频中截取的两帧图像

(a)t0时刻

(b)t1时刻

监控摄像机

t0

t

1测速原理图

本系统使用视频检测车辆车速，依据以下公式：vd/t

(d1d0)/(t1t0)(1)

在此系统中，通过视频信号的固定帧间时间可直接得到t，再通过其他方法间接的得到

d，此时，我们采用公式：

vd/t

(d1d0)/(t1t0)

f(s0))/(t1t0)(2)

(f(s1)

f(s)是一个表示路程的函数，s值表示位置，假设知道函数f(s)的表达式，则通过f(s)，

有s

1、s0计算得到d

1、d0的值，相减即可得到d，实际测量中可得到t`1和t0的值，从而可有(2)式计算出v值。

图1是从监控视频信号中连续截取的两帧图像。由图像可知，摄像机的拍摄是由远及近拍摄，车辆与摄像机为正对方向。

可以找到车辆在两帧图像中的对应点，由于摄像机是固定不动的，这样就具有了对比性，对应点分别对应到图像中s1(t1时刻帧图像)和s0(t0时刻帧图像)位置，相减即可得到对应点t(t1t0)时刻在图像中移动的像素距离s(s1s0)，从而得到车辆在图像中的移动速度，单位为“像素/秒”。

然而，我们要获得的是车辆的行驶速度，速度单位应该是“公里/小时”，因此，我们必须找到s与实际距离d的关系。

考虑到摄像机安装的安全性和效果较好的视觉俯仰角，一般不小于60，我们选取60，此时的视距c和检测点距摄像机的距离d一般比较大，当t很小时，d相对于d非常小，因此可以忽略图中的变化量。

假设视频信号中截取的图像高宽分别为1920像素和1080像素，车辆监控视频视野宽刚好为一个车道宽为3.5米，如图所示：

车牌在两帧图像中移动的位图

设视野范围内可以看到xm路面长度，也就是图像高度所对应的路面长度为xm，此时有，

19201080

 35xcos

s1080

 dx

x10803.

51s因此，ds 10801920cos1080

此时，t为获取的两帧图像时间差，s为车辆在两幅图像的像素距离，而由公式(1)，即可得出车辆的移动速度v。

而此刻我们不考虑视觉透视效果，则有，

3.总结

文章的最终目的是对高速公路车辆速度的监控及其测量，设计了高速公路车速监控系统，并提出了一种车速的测量方法，通过与图像识别技术相结合，进行模拟实验。实验结果表明，此测速方法已初步实现了视频测速的基本要求。

参考文献：

[1]袁河洋. 基于视频的车辆速度检测方法研究[D]. 大连：大连海事大学, 2013.6

[2]陈媛媛, 柴治. 基于视频检测的车辆测速方法[J] . 现代电子技术, 2009, 23: 185- 187. [3]袁丁. 基于视频和DSP的车辆识别测速系统[D]. 浙江：浙江大学, 2004.

2[4]王命延, 朱明峰, 王昊. 机动车视频测速中关键技术的研究与实现[J] . 计算机工程, 2006, 32(5): 198- 200.[5]张重德, 张崇薇. 一种提高视频车速检测精度的方法[J] . 上海交通大学学报, 2010, 44(10): 1440- 1442.

[6]童剑军, 邹明福. 基于监控视频图像的车辆测速[J] . 中国图像图形学报, 2005, 10(2): 192- 193.

Highway Vehicle Speed Measurement System Based on Video

Dong Guiju，Xu Jie

(College of Engineering, Northeast Agricultural University, Haerbin 150030, China)

Abstract:This article describes a highway vehicle speed measurement system based on video, and

proposed a method for vehicle speed. Vehicle speed management plays an important role in Intelligent Transportation System(ITS), It contains license plate recognition、speed detection、traffic monitoring、fees charged and so on many functions in one body,Mainly used for vehicle

monitoring highway speeding violation.In the principle of vehicle speed measured,pointed out a method that obtain the vehicle’s “pixel speed” from the adjacent frame images,and indirect get the actual speed of the vehicle.Thus presents a practical solution to the critical point of the highway speed management system.

dsp课程设计书范文第3篇

摘要： 设计实现了多核DSP系统间的高速光纤通信。 采用光电转换模块与8核DSP TMS320C6678的SRIO接口相连的方式， 在保证高性能数据处理能力的前提下， 完成高速多核DSP系统间的光纤通信功能。 最后对系统进行了测试验证， 测试结果表明该系统具有高速、 可靠、 稳定等特点， 具有很好的使用价值。

关键词： 光纤通信； SRIO； 多核DSP

Key words： fiber optic communication； SRIO； multicore DSP

0引言

随着高分辨率传感器以及航空武器数据量与传输带宽的不断增加， 高性能数据处理能力与高速传输系统应用实现有着越来越重要的意义。 目前， DSP技术已广泛用于信号处理、 通信和雷达等领域。 TMS320C6678 DSP是TI公司一款基于KeyStone架构高性能的超长指令字（VLIW）架构芯片， 片内有8个内核， 每个核最高主频为1.25 GHz， 单核每秒高达40 GB MAC定点运算和20 GB FLOP浮点运算能力， 工作速度可达10 GHz， 适合于雷达信号处理以及对定浮点运算能力和实时性有较高要求的超高性能计算应用。

然而在多核DSP系统的数据传输方面， 以往靠电信号的传输方式遇到了瓶颈， 高速串行总线的传输速率达到G比特后， 在复杂电磁环境下， 长距离的数据传输误码率升高， 影响系统间的通信质量。 本文通过在光纤通信方面做的大量研究， 巧妙运用多核DSP的高速SRIO接口与相应的光收发一体模块匹配， 使用光纤作为多核DSP系统间的长距离传输媒介， 并最终实现了多核DSP系统间的数据高速稳定可靠传输。

1TMS320C6678的SRIO接口

1.1TMS320C6678的SRIO接口简介

为提高DSP的大数据吞吐能力， TMS320C6678的片内外设有GPIO， PCIe， EMIF16， I2C， UART， SRIO总线等接口。 这些接口通过片内的高速互联总线来进行片内外的数据交换。 其中SRIO接口（Serial Rapid IO）是一种高性能、 低引脚开销的高速串行接口， TMS320C6678中具备4路SRIO接口即SRIO×4， 其单路最高吞吐能力达到5 Gbps， 满足CML（Current Mode Logic）电平， 支持信号的AC与DC两种耦合传输方式。

1.2 SRIO规范

SRIO总线互连技术最早源于Mercury Computing公司为其信号处理设备开发的专用构造。 后来为推动其应用， 形成一项开放的标准， 组成了RapidIO行业协会。 RapidIO是一种开放标准的交换分组结构， 专注于机箱内部、 芯片与芯片间、 板与板间的互连， 是目前唯一的嵌入式系统国际标准ISO/IEC18372的高速串行总线标准。 目前VPX， ATCA， AMC等机械标准规范都引入RapidIO技术作为板卡间的标准互联技术。

SRIO采用3级分层体系结构， 其层次结构图如图1所示。

1.2.1逻辑层

定义了多种规范， 包括I/O逻辑操作、 消息传递、 流量控制和数据流， 以及接口的全部协议和包的格式。 它们为端点器件发起和完成事物提供必要的信息。

1.2.2传输层

定义了相应的地址空间， 并提供报文在端点设备间传输所需的路由信息。

1.2.3物理层

处于整个分级结构的底部， 定义了设备级接口的细节， 明确说明了包传输机制、 流量控制、 电气特性和低级错误管理。

需要注意的是， TMS320C6678的SRIO接口不支持8/16 LP-LVDS compatible。

航空兵器2015年第2期

王春雷等： 光纤通信在多核DSP信息处理系统中的设计与实现

2硬件设计

2.1硬件系统设计

根据系统需求， 需要完成基于TMS320C6678为核心器件的两系统间高速通信， 通信速率不小于2.5 Gbps。 具体功能框图如图2所示。 设计中采用TMS320C6678的SRIO接口与光电转换模块之间完成高速电信号的串行通信， 经过光电转换模块变为激光信号， 最终由光纤完成系统间的通信。

2.2光电收发模块的设计应用

光纤收发模块按协议分为透明传输和非透明传输两种。 其中透明传输是指电信号进入光电模块后， 同样特征（速率、 码制等）的光信号通过光纤输出；而当光电转换模块收到光信号后， 输出同样特征的电信号， 延迟在ns级甚至ps级， 不改变信号的速率和编码方式。

非透明传输则是电信号通常以并行总线形式输入光电模块， 而光电模块以已有的某种高速串行码输出光信号， 例如用于视频传输的专用协议码， 而光电模块也只能接收同样协议的光信号同时转换成并行数据的电信号。

2.2.1光电收发模块选型

因为DSP TMS320C6678的SRIO接口具有开放协议， 同时兼具8B/10B的编解码方式， 故设计时选择支持多路、 串行、 全双工、 协议透明的光电模块。 经过查询， 选择了中航光电生产的某四路并行光收发一体模块进行系统设计。 该模块的工作波长为850 nm， 具有透明传输特性， 光接口为带有尾纤MT/MPO接口， 每个通道可提供高达3.125 Gbps的传输速率， 采用小尺寸LCC48封装。 产品可用于各种并行传输领域， 且较宽的工作温度范围。 模块的具体原理设计如图3所示。

2.2.2光电收发模块供电设计

需要注意的是， 该模块的供电为3.3 V供电， 为保证模块的正常工作， 接收端电源VCCR与发射端电源VCCT应分开供电， 电源处理电路如图4所示。

2.2.3光电收发模块SRIO接口电路设计

光电收发模块的数据输入端与输出端均为差分CML电平， 差分输入输出阻抗均为100 Ohms， 差分输入电压范围为200～1 900 mV， 输出电压范围为500～800 mV， 上升下降延迟为150 ps。 光电转换模块内部输入输出电路如图5（a）～（b）所示。

根据上述的电路特性， 设计采用交流耦合方式将DSP的SRIO接口与光电转换模块进行连接， 即DSP的输入输出分别通过0.1 μf电容与光电转换模块相应的Rx， Tx进行连接设计。

2.3PCB设计

由于系统采用高速的串行差分总线， 总线的传输速率较高， PCB设计时需注意高速差分线的传输等因素， 主要考虑传输线的等线宽、 等长、 等间距等特性， 对交流耦合的电容位置应该尽量靠近接收端口。

3软件设计

软件设计主要是对多核DSP TMS320C6678的SRIO接口的软件设计。 为了便于对设计的验证与测试， 软件设计时通过SRIO外部闭环的方式来测试光纤通信模块的通路。 软件设计平台为TI公司的Code Composer Studio 5.3.0。

本文的软件设计主要分为以下几个流程：

（1） 对TMS320C6678的通用配置， 即KeyStone驱动外设配置， 包括DDR3 配置函数、 Navigator配置以及驱动函数配置、 Serdes函数配置函数、 SRIO配置函数等， 其中SRIO配置函数需要对DSP内部的PLL以及通信波特率进行设置。

（2） 在软件中指定SRIO的闭环模式。 在KeyStone家族的SRIO共包括四种闭环方式： Digital loopback， External Line loopback， External Forward loopback以及No loopback。 其中Digital loopback以及No loopback两种均为内部闭环， 不适用于本文设计， 而External Forward loopback需要双片DSP来进行测试， 同样不适用于本设计。 最终采取的闭环模式为External Line loopback， 该模式与外部光纤模块构成回路的基本原理如图6所示。

（3） 在完成通用配置以及闭环模式配置后， SRIO便以External Line loopback的模式循环进行数据的传输， 同时进行内部数据自检工作， 并将数据传输信息进行打印。

4结论

本设计完成了对基于多核DSP TMS320C6678的信息处理系统间的光纤通信软硬件设计与系统自闭环测试， 即测试时光电转换模块的尾纤MT/MPT接口收发互联。 经测试， 系统为4 ns延迟的透明传输系统， 图7为光电转换模块转换前后的电信号相位关系， 采用示波器的高速差分探头测得， 图中实线为DSP输出给光电转换模块的SRIO差分信号， 虚线为光电转换模块经光电转换后输入给DSP的SRIO差分信号， 具体延迟见光标a， b以及△t所示。

此外， 本设计满足系统需求的2.5 Gbps的传输速率， 最高传输速率可达3.125 Gbps， 具体如图8所示的打印传输信息。 通过打印信息可以看出， 在最高3.125 Gbps传输速率的情况下， 在传输包为16 KB时， 有效传输速率可以达到2 226 Mbps。 经过多次测试， 系统运行可靠稳定， 验证了光纤通信在该系统中运用的可行性与可靠性。

本设计通过简便易行的方法， 实现了基于DSP TMS320C6678信息处理系统的高速光纤通信。 对本设计进行简单调整后， 可以移植到其他SRIO， PCIe等总线转换为光纤总线从而进行高速高可靠传输的场合， 为高性能系统间的通信提供有力的借鉴。

参考文献：

[1]

刘坤， 周维超， 陈利杰. 基于PCI Express的高速光纤图像传输板卡的实现[J].半导体光电， 2012， 33（6）：886-890.

[2] 胥辉旗， 朱平云， 陈望达.高速光纤总线在导弹综合信息一体化技术中的应用[J]. 海军航空工程学院学报， 2012， 27（2）：181-185.

[3] 王磊， 裴丽.光纤通信的发展现状和未来[J]. 中国科技信息， 2006（4）：59-60.

[4] 吕璠.光纤通信发展趋势及应用[J]. 科技信息， 2009（23）：431-432.

[5] 郝丹， 闫柏旭.光纤通信概述[J]. 中国科技信息， 2011（7）：112-113.

[6] 吴灏， 肖吉阳， 范红旗， 等. TMS320C6678多核DSP的核心间通信方法[J]. 电子技术应用， 2012， 38（9）： 11-13.

[7] 郝朋朋， 周煦林， 唐艺菁， 等.基于TMS320C6678多核处理器体系结构的研究[J]. 微电子学与计算机， 2012， 29（12）：171-175.

[8] 黄克武， 吴海洲.基于TMS320C6455的高速SRIO接口设计[J]. 电子测量技术， 2008， 31（9）：143-146.

[9] 信侃， 贾峰. SRIO总线技术研究及其FPGA实现[J]. 无线电工程， 2014， 44（12）：33-35.

[10] 张娟， 苏海冰， 吴钦章.基于多核处理器的高速RapidIO[J]. 计算机工程， 2010， 36（18）：238-239.

dsp课程设计书范文第4篇

(2013-2014学年第2学期)

题

目 ：

专业班级 ：

电子1103

学生姓名 ：

万

蒙

学

号 ：

11052304

指导教师 ：

设计成绩 ：

2014 年 6 月

1 目

录

一 设计目的--------3 二 系统分析--------3 三 硬件设计 3.1 硬件总体结构----------------------------3 3.2 DSP模块设计----------------------------4 3.3 电源模块设计---------------------------4 3.4 时钟模块设计---------------------------5 3.5 存储器模块设计-------------------------6 3.6 复位模块设计---------------------------6 3.7 JTAG模块设计-------------------------7 四 软件设计

4.1 软件总体流程----------------------7 4.2 核心模块及实现代码--------8 五 课程设计总结----------------------14

2

一、 设计目的

设计一个功能完备，能够独立运行的精简DSP硬件系统，并设计简单的DSP控制程序。

二、 系统分析

1.1设计要求 硬件要求：

(1)使用TMS320VC5416作为核心芯片。 (2)具有最简单的led控制功能。 (3)具有存放程序的外部Flash芯片。 (4)外部输入+5V电源。 (5)绘制出系统的功能框图。

(6)使用AD(Altium Designer)绘制出系统的原理图和PCB版图。 软件要求：

利用实验箱的模拟信号产生单元产生不同频率的信号，或者产生两个频率的信号的叠加。在DSP中采集信号，并且对信号进行频谱分析，滤波等。通过键盘选择算法的功能，将计算的信号频率或者滤波后信号的频率在LCD上显示。

三、 硬件设计

3.1 硬件总体结构

3

3.2 DSP总体结构

3.3 电源模块设计

3.4 时钟模块设计

4

3.5 存储器模块设计

3.6复位模块设计

5

3.7 JTAG模块设计

四、 硬件设计

4.1 软件总体流程

6

4.2核心模块及实现代码 1.采集数据去直流

in_x[m] = port8002 & 0x00ff;//读取数据

m++;

intnum = m;

if (intnum == Len)

//以256个点为采样周期 { intnum = 0; xavg = 0.0; for (s=0; s

7

xavg = xavg/Len;//采样均值 for (s=0; s

//输入实部 pi[s] = 0;

//输入虚部 for (p=0; p

xmid[0] = x[s]; r = 0; rm= 0;

for (j=0; j

} y[s] = rm;

r = xmid[j] * h[j]; rm = rm + r; xmid[FLen-p-1] = xmid[FLen-p-2];

4. LCD显示

SendCMD(CLEAR);

showperson();

Delay(1);

//----------------------------

SendCMD(CLEAR);

SendCMD(0x0080);

//设定DDRAM的地址在第一行 80H

delay_100us();

for(i =0;i<16;i++)

{

SendDat(data_buff3[i]);

delay_100us();

asm(" nop "); } asm(" nop ");

SendCMD(0x0090);

shownum(f1);

//------------------------------ SendCMD(0x0088);

//设定DDRAM的地址在第二行 90H delay_100us(); for(i =0;i<16;i++)

{

SendDat(data_buff4[i]);

delay_100us(); }

SendCMD(0x0098);

shownum(f2); 4.3 软件实验效果图 1.去直流

12

2.滤波前fft

3.滤波后fft

13 4.窗口函数

五 课程设计总结

在为期两个多星期的综合设计中，重新熟悉了一下AD和CCS软件的操作 。在画原理图时，各元件的连接及封装形式都应参照手册。只有深刻了解各管脚的功能，才能准确快速地画好原理图。画好原理图后，要先编译一下看是否有连接错误。

如果原理图有所改变，可以在PCB中重新导入。如果元器件管脚或IO引脚变绿，可能是间距违反了规定的rule。可以将rule里的间距改小一点。在pcb连线过程中，我发现 移动clk时钟器件，其管脚变绿，但rule并无问题。后经查阅资料，取消了Drc功能，才恢复正常。在连接滤波电容时，将滤波电容靠近其滤波元器件。

在软件设计过程中，前两天一直没有搞清楚设计要求，进展缓慢。首先了结了一下各个模块程序的输入输出变量的含义，只有 这样才能正确地调用各个函数。在计算频率时，其实我只计算了一个频率。

14 输入是一个混频信号，由于左右对称，在128点内可得到两个最大幅度，0到30(或其他分界点亦可，视滤波效果而言)，比较一次，30到128，再比较一次。滤波函数仅仅只是计算了窗口函数，故还需将输入信号函数和窗口函数进行卷积得到最终结果。

在编写LCD显示模块程序时，经常出现乱码。Unsigned

char类型的字符串数组，一个汉字相当于两个英文字母，如果地址1没有安排好容易出现乱码。

dsp课程设计书范文第5篇

(2013-2014学年第2学期)

题

目 ：

专业班级 ：

电子1103

学生姓名 ：

万

蒙

学

号 ：

11052304

指导教师 ：

设计成绩 ：

2014 年 6 月

1 目

录

一 设计目的--------3 二 系统分析--------3 三 硬件设计 3.1 硬件总体结构----------------------------3 3.2 DSP模块设计----------------------------4 3.3 电源模块设计---------------------------4 3.4 时钟模块设计---------------------------5 3.5 存储器模块设计-------------------------6 3.6 复位模块设计---------------------------6 3.7 JTAG模块设计-------------------------7 四 软件设计

4.1 软件总体流程----------------------7 4.2 核心模块及实现代码--------8 五 课程设计总结----------------------14

2

一、 设计目的

设计一个功能完备，能够独立运行的精简DSP硬件系统，并设计简单的DSP控制程序。

二、 系统分析

1.1设计要求 硬件要求：

(1)使用TMS320VC5416作为核心芯片。 (2)具有最简单的led控制功能。 (3)具有存放程序的外部Flash芯片。 (4)外部输入+5V电源。 (5)绘制出系统的功能框图。

(6)使用AD(Altium Designer)绘制出系统的原理图和PCB版图。 软件要求：

利用实验箱的模拟信号产生单元产生不同频率的信号，或者产生两个频率的信号的叠加。在DSP中采集信号，并且对信号进行频谱分析，滤波等。通过键盘选择算法的功能，将计算的信号频率或者滤波后信号的频率在LCD上显示。

三、 硬件设计

3.1 硬件总体结构

3

3.2 DSP总体结构

3.3 电源模块设计

3.4 时钟模块设计

4

3.5 存储器模块设计

3.6复位模块设计

5

3.7 JTAG模块设计

四、 硬件设计

4.1 软件总体流程

6

4.2核心模块及实现代码 1.采集数据去直流

in_x[m] = port8002 & 0x00ff;//读取数据

m++;

intnum = m;

if (intnum == Len)

//以256个点为采样周期 { intnum = 0; xavg = 0.0; for (s=0; s

7

xavg = xavg/Len;//采样均值 for (s=0; s

//输入实部 pi[s] = 0;

//输入虚部 for (p=0; p

xmid[0] = x[s]; r = 0; rm= 0;

for (j=0; j

} y[s] = rm;

r = xmid[j] * h[j]; rm = rm + r; xmid[FLen-p-1] = xmid[FLen-p-2];

4. LCD显示

SendCMD(CLEAR);

showperson();

Delay(1);

//----------------------------

SendCMD(CLEAR);

SendCMD(0x0080);

//设定DDRAM的地址在第一行 80H

delay_100us();

for(i =0;i<16;i++)

{

SendDat(data_buff3[i]);

delay_100us();

asm(" nop "); } asm(" nop ");

SendCMD(0x0090);

shownum(f1);

//------------------------------ SendCMD(0x0088);

//设定DDRAM的地址在第二行 90H delay_100us(); for(i =0;i<16;i++)

{

SendDat(data_buff4[i]);

delay_100us(); }

SendCMD(0x0098);

shownum(f2); 4.3 软件实验效果图 1.去直流

12

2.滤波前fft

3.滤波后fft

13 4.窗口函数

五 课程设计总结

在为期两个多星期的综合设计中，重新熟悉了一下AD和CCS软件的操作 。在画原理图时，各元件的连接及封装形式都应参照手册。只有深刻了解各管脚的功能，才能准确快速地画好原理图。画好原理图后，要先编译一下看是否有连接错误。

如果原理图有所改变，可以在PCB中重新导入。如果元器件管脚或IO引脚变绿，可能是间距违反了规定的rule。可以将rule里的间距改小一点。在pcb连线过程中，我发现 移动clk时钟器件，其管脚变绿，但rule并无问题。后经查阅资料，取消了Drc功能，才恢复正常。在连接滤波电容时，将滤波电容靠近其滤波元器件。

在软件设计过程中，前两天一直没有搞清楚设计要求，进展缓慢。首先了结了一下各个模块程序的输入输出变量的含义，只有 这样才能正确地调用各个函数。在计算频率时，其实我只计算了一个频率。

14 输入是一个混频信号，由于左右对称，在128点内可得到两个最大幅度，0到30(或其他分界点亦可，视滤波效果而言)，比较一次，30到128，再比较一次。滤波函数仅仅只是计算了窗口函数，故还需将输入信号函数和窗口函数进行卷积得到最终结果。

在编写LCD显示模块程序时，经常出现乱码。Unsigned

char类型的字符串数组，一个汉字相当于两个英文字母，如果地址1没有安排好容易出现乱码。

dsp课程设计书范文第6篇

 以一次正反向LED灯亮显示为一个周期，实现正向1,3,2,4灯依次亮，反向3,1,4,2依次亮，如此重复进行  在运行中的任何时候均可用外部中断停止

 要求在LED灯的程序上进行修改，即此工程名字为LED.pjt，或者自行创建工程

2、通过拨码开关控制流水灯的速度

 流水灯显示顺序依次为1,2灯，2,3灯，3,4灯，1,4灯，1,2灯，2,3灯......  用拨码开关分别控制流水灯，以正常为基准，可以实现加速、减速、暂停/继续  例如：拨码状态0001实现加速，0002实现暂停  暂停的时候状态要保持，继续的时候从当前状态开始

 要求在拨码开关的程序上进行修改，即此工程名字为DIP.pjt，或者自行创建工程

3、语音采集与放送结合指示灯实验

 使其中一个声道有数据读写时，指示灯1,2亮

 另一个声道有数据读写时，4灯亮  要求声音播放正常

 要求在语音采集与放送的程序上修改，即工程的名字为audio.pjt，或者自行创建工程

4、语音采集与放送结合ADC实验

 利用信号发生器加入白噪声  右通道是原音，左通道是加噪后的声音，右通道和左通道的声音不同

 要求在语音采集与放送的程序上修改，即工程的名字为audio.pjt，或者自行创建工程

5、DA多路转换结合拨码开关控制实验

 利用通道DAC1或DAC2输出正弦波、余弦波、方波、三角波等，自己设计复杂的图形也可(至少实现4种波形)

 例如：拨码开关为0001时输出正弦波，0010时输出波形为方波，波形输出由自己控制，拨码开关状态也由自己控制

 要求在拨码开关的程序上修改，即工程的名字为DIP.pjt，或者自行创建工程

6、定时器结合DAC实验

 用定时器触发DA模块完成正弦波、余弦波、方波、三角波等波形的循环显示，自己设计复杂的图形也可

 定时时间尽量长才能看见完整的波形

 注意定时器、向量表、cmd文件及寄存器配置  波形都用数学函数实现(至少实现4种波形)

 要求在DA转换的程序上修改，即工程的名字为DA.pjt，或者自行创建工程

7、结合外部中断、定时器以及LED灯实验

 利用外部中断控制实现指示灯的不同显示效果，定时器实现指示灯的亮灭长度  至少完成两种不同的指示灯显示功能

 主要考核两个中断的结合，注意向量表和CMD文件及中断的初始化的配置

 要求在定时器中断的程序上修改，即工程的名字为Timer.pjt，或者自行创建工程

8、自建C工程及混合编程实验

 包括自建工程、自建源文件、添加源文件、自动加载、C与汇编的混合编程、观察效率、

防止.ASM文件被替换等知识点

 每个知识点均有分值

 脱稿限时完成

 考试时现场完成以上操作

9、直方图均衡化增强

 在DSP中自行设计两幅80*80的相对复杂的图像(与实验中两幅图像不同)  将其进行直方图统计

 进行直方图均衡化增强

 使用View中Graph工具显示出原图、增强后图、相应直方图  对整个过程进行分析

 要求自己自建工程，工程名字不可和源代码工程名字相同

 脱稿限时完成

10、边缘检测

 在DSP中自行设计两幅80*80的相对复杂的图像(与实验中两幅图像不同)  实现基于Laplace算子的边缘检测

 使用View中Graph工具显示出Laplace算子的边缘检测结果  对整个过程进行分析

 要求自己自建工程，工程名字不可和源代码工程名字相同

 脱稿限时完成

11、外部中断、定时器、LED灯结合

 利用外部中断控制LED灯闪烁速度，实现每按一次按键，LED灯闪烁速度依次变慢。

至少实现两种情况

 定时器周期默认设定为最大值，不需修改

 要求在外部中断的程序上修改，即工程的名字为XINT.pjt，或者自行创建工程

12、AD转换和外部中断实验

 利用外部中断来启动AD转换，显示出波形

 要求在AD转换的程序上修改，即工程的名字为AD.pjt，或者自行创建工程

13、语音采集、外部中断、定时中断、LED灯结合

 能实现语音信号的采集，用外部中断来控制语音的快进，暂停，倒退，正常播放等  左声道持续送原音，右声道送待控制的音频

 同时用指示灯表示相应的操作，比如指示灯1亮代表播放，指示灯2亮代表暂停等，定

时器实现指示灯的亮灭长度

 注意要存储一段音频数据及存储数据的大小，右声道才能听出快进，暂停，倒退，正常

播放的效果(按一下执行下一个功能)

 要求在AD转换的程序上修改，即工程的名字为AD.pjt，或者自行创建工程

14、用定时器触发播放已保存好的语音信号

 先将通过DSP采集的语音信号进行存储

 左声道持续播放原音，右声道通过定时器中断重复播放存储的语音信号  进入定时中断时打印：“播放”

 要求在定时器中断的程序上修改，即工程的名字为Timer.pjt，或者自行创建工程