数字调制范文
数字调制范文（精选9篇）
数字调制 第1篇
数字水印是近年来兴起的信息隐藏技术一个新的研究领域,作为在信息时代下进行数字产品版权保护的新技术,它可以确定版权所有者,识别购买者或者提供关于数字内容的其他附加信息,并将这些信息以人眼不可见的形式嵌入在多媒体信息中。在数字水印技术中,水印嵌入算法一直都是人们关注的焦点,而对不可见的鲁棒水印的研究,是目前研究中最常见的课题[1]。
水印算法主要分为空域和频域两大类。前者典型的算法如:Schyndel算法[2]和Patchwork算法[3],后者典型的算法有:NEC算法[4],基于向量量化技术的数字水印算法[5]等。频域比空域应用得更多更广,尤其是基于DCT变换的算法已经得到了广泛的应用,但最近基于小波变换的嵌入算法因其具有多重分辨率的特点,而日益变得流行起来。空域算法拥有较大的嵌入空间,但频域算法在嵌入水印的稳健性上比空域法要好。
数字水印算法待解决的问题主要是如何在载体信息上嵌入和提取数字水印信息,由于数字水印的嵌入与提取可看作是一个通信过程,因此可以从通信的角度考虑有关水印的问题。本文即基于数字调制技术提出一种数字水印算法。
本文利用数字调制技术原理,提出一种新颖的数字水印算法,分别在时域和频域范围内,验证了水印的嵌入算法,同时通过88的典型测试图像,对算法抗噪声、压缩、裁剪能力进行了测试,通过分析得出提出的算法具有较高的鲁棒性与很好的水印容量。
1数字调制技术基础及原理
1.1数字调制技术基础
数字调制技术主要包括:幅度调制、频率调制、键相调制等。调制技术虽多,它们都必须处理的一个问题就是如何表示数字信号1和0,即需要建立一种合适的编码规则。在传输基带数字信号时,有多种不同的编码方法,常见的有曼切斯特编码及其变形等。图1例举了未经编码的原基带信号(NRZ)及其曼切斯特编码。
基带信号可以将1、0直接用两种不同的电压来表示,然后送到线路上去传输,也可以将基带信号进行调制后形成宽带信号然后再进行传输。
1.2算法的基本原理
数字水印的嵌入和提取可以看作一次通信过程:水印即要传输的信号,水印的载体图像即传输信号的载体信号,水印的嵌入过程即信号的调制过程,水印的提取过程即信号的解调,水印1、0的表示方法即信号的编码。
利用数学变换,将1、0编码为函数y=f(x),如图2所示。其中f(x)为线性信号:y=slopex+intercept,slope为直线的斜率,intercept为直线的截距。
基于以上原理,提出不同的水印算法思想:将水印信息编码成不同的信号(线性、非线性),并调制到载体图像中,从而形成水印图像。
2数字调制水印算法
设载体为MN像素的图像,需嵌入的水印信息为L位。本文提出一种线性调制算法,即1、0表示的方式如图2所示。在时域和频域嵌入水印的具体过程如下。
2.1时域嵌入
以lena表示MN图像矩阵,information表示L位水印数组,形式化的算法表述如下:
Step 1 选取lena矩阵的L行嵌入L位数据;
Step 2 设置计数器i=1;
Step 3 如果information(i)=0,则取lena第i行前20位数据,分为两大组①、②。如图2所示,在①中嵌入信号0的上半部分,方法为:(1),①大组10个数据再分为5个小组,每小组2个数据,修改第2个数据使得它比第一个数据大kslope+interception,其中slope与interception为已知的预先设置的常数,k=1,2,,5;(2),在②组中嵌入信号0的下半部分,方法为:②大组10个数据也再分为5个小组,每小组2个数据,修改第2个数据使得它比第一个数据小kslope+interception,其中slope与interception为已知的预先设置的常数,k=1,2,,5;
Step 4 如果information(i)=1,则取lena第i行前20位数据,分为两大组①、②。如图2所示,在①中嵌入信号1的上半部分,方法为:①大组10个数据再分为5个小组,每小组2个数据,修改第2个数据使得它比第一个数据小kslope+interception,k=1,2,,5;在②组中嵌入信号1的下半部分,方法为:②大组10个数据也再分为5个小组,每小组2个数据修改第2个数据使得它比第一个数据大kslope+interception,k=1,2,,5;
Step 5i=i+1,如果i=L,则结束,否则转Step 3。
时域水印嵌入算法的Matlab核心代码如下:
2.2频域嵌入
频域嵌入算法如下:
Step 1lena分为88的块,对每一块进行DCT变换;
Step 2 选取lena矩阵的L块行(即8L行)嵌入L位数据;
Step 3 设置计数器i=1;
Step 4 如果information(i)=0,则取lena第i块行前20块数据,分为两大组①、②。如图2所示,在①中嵌入信号0的上半部分,方法为:①大组10个数据块再分为5个小组,每小组2个数据块,修改第2个数据块的DCT中频系数(比如:88块的第(3,1)数据)使得它比第一个数据块相应数据大kslope+interception,k=1,2,,5;在②组中嵌入信号0的下半部分,方法为:②大组10个数据块也再分为5个小组,每小组2个数据块,修改第2个数据块的DCT中频系数使得它比第一个数据块相应数据小kslope+interception,k=1,2,,5;
Step 5 如果information(i)=1,则取lena第i块行前20块数据,分为两大组①、②。如图2所示,在①中嵌入信号1的上半部分,方法为:①大组10个数据块再分为5个小组,每小组2个数据块,修改第2个数据块的DCT中频系数(比如:88块的第(3,1)数据)使得它比第一个数据块相应数据小kslope+interception,k=1,2,,5;在②组中嵌入信号1的下半部分,方法为:②大组10个数据块也再分为5个小组,每小组2个数据块,修改第2个数据块的DCT中频系数使得它比第一个数据块相应数据大kslope+interception,k=1,2,,5;
Step 6i=i+1,如果i=L,则转Step 7,否则转Step 4;
Step 7lena进行DCT反变换,算法结束。
频域水印嵌入算法的Matlab核心代码如下:
2.3提取算法
算法的提取过程是嵌入过程的逆过程。以时域为例,具体如下:
Step 1 若图像变型则变回MN大小;
Step 2 设置计数器i=1;
Step 3 扫描图像第i行(或频域中的块行),计算出相关参数值:直线的斜率slope,截距intercept,然后根据相关的参数值辨别出相应的水印(即信号的检测)。其中,斜率slope和截距intercept的值与1、0信号的对应关系是已经约定的(根据嵌入者的需求)。举例如下:若规定slope=0.5,intercept=5时,嵌入信号为0;slope=-0.5,intercept=-5时,嵌入信号为1。在某一行中,计算出斜率slope和截距intercept,如果slope=0.5,intercept=5,则检测出的水印信号为0;如果slope=-0.5,intercept=-5,则检测出的水印信号为1。水印提取后,设置information(i)为该位的水印信息;
Step 4i=i+1,如果i=L,则转Step 5,否则转Step 3;
Step 5 算法结束,information即为水印。
时域水印提取算法的Matlab核心代码如下:
3仿真结果
3.1水印嵌入与提取
以频域嵌入为例,给出算法的仿真结果。使用Matlab仿真,以lena.bmp(512512)为测试图片,嵌入的水印信息为3232的图像,如图3(a)所示。测试效果如图3(b),(c),(d)所示。
使用峰值信号比(PSNR)和标准化相关系数(NC)值来刻画水印嵌入效果[5],其定义如下:
其中Im,n、I′m,n为原始图像和嵌入水印之后的图像,M、N为图像大小,L为图像的灰度级。
嵌入水印后,图3(b),(c)的PSNR值为39.0239dB,图3(a),(d)的NC值为1.0000,测试结果说明水印正确嵌入与提取。
3.2鲁棒性测试
实验结果表明,时域嵌入水印时,鲁棒性较差;但在频域中嵌入时,鲁棒性良好。下面展示在频域中嵌入水印时的鲁棒性测试结果。
3.2.1 噪声测试
对水印图像添加高斯噪声,然后提取水印。实验结果如图4所示,测试结果中NC值较大,说明水印对噪声抵抗能力较好。
3.2.2 JPEG压缩测试
JPEG压缩是图像处理中常用的操作,水印算法对JPEG压缩的抵抗能力非常重要。对水印图像进行JPEG压缩,然后提取水印。实验结果如图5所示,测试结果中NC值较大,说明水印对噪声抵抗能力较好。
3.2.3 剪切测试
对水印图像分别剪切1/4,1/2,然后提取水印,实验结果如图6所示,测试结果中NC值较大,说明水印对剪切具有较好的抵抗能力。
3.3测试结果分析
从以上实验结果可以看出,本文算法可以正确实现水印的嵌入与提取,在频域嵌入水印鲁棒性较高,能抵抗噪声、JPEG压缩和剪切等攻击。
1) 算法的可行性
图像的冗余信息很大,相邻像素之间差值很小,本文的算法就是利用了这种冗余嵌入了水印信息,因此该算法是可行的。
2) 嵌入的信息位数
在算法中,依据slope、intercept的值判断嵌入的0、1信号。实验的测试参数如下:slope=0.5、intercept=5,如图2左半部分所示。检测时统计slope与intercept的值,若slope∈[0,1],intercept∈[4.0,6.0],则嵌入信息为1,若slope∈[-1,0],intercept∈[-6.0,-4.0],则嵌入信息为0,否则检测出现问题。从上述过程可看出,slope、intercept取不同范围值可嵌入不同的信息位数,在实验中一组slope、intercept值只嵌入了1位信息,但嵌入2位甚至3位的信息是可行的,只需要将slope、intercept的值与00、01、10、11作一一映射即可,因此,嵌入的水印信息容量较大。
此外,实验仅在3232块的1个中频系数上嵌入水印,在2个或多个中频系数上嵌入水印以增加水印容量,也是可行的。
3) 算法鲁棒性
测试的结果显示:算法在频域的性能优于时域,在频域中嵌入水印具有更好的鲁棒性,这里鲁棒性还包括以下几个方面:
(1) slope、intercept的参数值对鲁棒性的是有影响的,大的参数值鲁棒性较好,但参数值越大,水印的不可见性越差,两者需要折中;
(2) 对嵌入的信息可以采用纠错码表示,这样可以增强算法的鲁棒性;
(3) DCT中频系数的确定,即在第几个频域数据上嵌入水印,测试中得出中低频效果较好。
4结语
本文基于数字调制技术提出了一种数字水印算法,并给出了一定的分析。实验结果表明,在频域中嵌入水印时,该算法性能较好,对各种攻击测试具有较好的抵抗性;同时,该算法具有较大的信息容量。因此,算法具有较好的实用价值。
算法采用线性嵌入水印信号,增强算法的鲁棒性与水印容量,slope、intercept取值关系到算法的可行性、鲁棒性、安全性与嵌入的信息位数等,有待于进一步作理论分析。
参考文献
[1]尹浩,林闯,邱锋,等.数字水印技术综述[J].计算机研究与发展,2005,42(7):1093-1099.
[2]Schyndel R G van,Tirkel A Z,Osborne C F.A digital watermark[C].Int'l Conf.Image Processing,Austin,Texas,1994.
[3]Ingemar J Cox,Linnartz J P.Some general methods for tampering withwatermarks[J].IEEE Journal on Selected Areas in Communicaton,1998,16(4):587-593.
[4]Ingemar J Cox,Joe Kilian,Thomason F Leighton,et al.Secure spreadspectrum watermatiking for multimedia[J].IEEE Transactions on Im-age Processing,1997,6(12):1673-1587.
数字调制 第2篇
《通信原理》 实 验 报 告
学生姓名 学生学号
学 院 信息科学与工程学院
专业班级
完成时间
实验二 数字调制
一、实验目的
1、掌握绝对码、相对码概念及它们之间的变换关系。
2、掌握用键控法产生2ASK、2FSK、2DPSK信号的方法。
3、掌握相对码波形与2PSK信号波形之间的关系、绝对码波形与2DPSK信号波形之间的关系。
4、了解2ASK、2FSK、2DPSK信号的频谱与数字基带信号频谱之间的关系。
二、实验内容
1、用示波器观察绝对码波形、相对码波形。
2、用示波器观察2ASK、2FSK、2PSK、2DPSK信号波形。
3、用频谱仪观察数字基带信号频谱及2ASK、2FSK、2DPSK信号的频谱。
三、基本原理
本实验用到数字信源模块和数字调制模块。信源模块向调制模块提供数字基带信号（NRZ码）和位同步信号BS（已在实验电路板上连通，不必手工接线）。调制模块将输入的绝对码AK（NRZ码）变为相对码BK、用键控法产生2ASK、2FSK、2DPSK信号。调制模块内部只用+5V电压。
数字调制单元的原理方框图如图2-1所示，电原理图如图2-2所示（见附录）。
晶振÷2(A)滤波器CAR放大器2PSK调制 射随器2DPSK÷2(B)滤波器CAR/22FSK调制CAR2FSKNRZAK BS码变换BK2ASK调制2ASK
图2-1 数字调制方框图
本单元有以下测试点及输入输出点：
CAR
BK
2DPSK信号载波测试点
相对码测试点
2DPSK
2FSK 2ASK
2DPSK信号测试点/输出点，VP-P>0.5V 2FSK信号测试点/输出点，VP-P>0.5V 2ASK信号测试点，VP-P>0.5V 用2-1中晶体振荡器与信源共用，位于信源单元，其它各部分与电路板上主要元器件对应关系如下：
2（A）
2（B）
滤波器A 滤波器B 码变换
2ASK调制
2FSK调制
2PSK调制
放大器
射随器
U8：双D触发器74LS74 U9：双D触发器74LS74 V6：三极管9013，调谐回路 V1：三极管9013，调谐回路
U18：双D触发器74LS74；U19：异或门74LS86
U22：三路二选一模拟开关4053 U22：三路二选一模拟开关4053 U21：八选一模拟开关4051
V5：三极管9013 V3：三极管9013 将晶振信号进行2分频、滤波后，得到2ASK的载频2.2165MHZ。放大器的发射极和集电极输出两个频率相等、相位相反的信号，这两个信号就是2PSK、2DPSK的两个载波，2FSK信号的两个载波频率分别为晶振频率的1/2和1/4，也是通过分频和滤波得到的。
下面重点介绍2PSK、2DPSK。2PSK、2DPSK波形与信息代码的关系如图2-3所示。
图2-3 2PSK、2DPSK波形
图中假设码元宽度等于载波周期的1.5倍。2PSK信号的相位与信息代码的关系是：前后码元相异时，2PSK信号相位变化180，相同时2PSK信号相位不变，可简称为“异变同不变”。2DPSK信号的相位与信息代码的关系是：码元为“1”时，2DPSK信号的相位变化180。码元为“0”时，2DPSK信号的相位不变，可简称为“1变0不变”。
应该说明的是，此处所说的相位变或不变，是指将本码元内信号的初相与上一码元内信号的末相进行比较，而不是将相邻码元信号的初相进行比较。实际工程中，2PSK或2DPSK信号载波频率与码速率之间可能是整数倍关系也可能是非整数倍关系。但不管是那种关系，上述结论总是成立的。
本单元用码变换——2PSK调制方法产生2DPSK信号，原理框图及波形图如图2-4所示。相对于绝对码AK、2PSK调制器的输出就是2DPSK信号，相对于相对码、2PSK调制器的输出是2PSK信号。图中设码元宽度等于载波周期，已调信号的相位变化与AK、BK的关系当然也是符合上述规律的，即对于AK来说是“1变0不变”关系，对于BK来说是“异变同不变”关系，由AK到BK的变换也符合“1变0不变”规律。
图2-4中调制后的信号波形也可能具有相反的相位，BK也可能具有相反的序列即00100，这取决于载波的参考相位以及异或门电路的初始状态。2DPSK通信系统可以克服上述2PSK系统的相位模糊现象，故实际通信中采用2DPSK而不用2PSK（多进制下亦如此，采用多进制差分相位调制MDPSK），此问题将在数字解调实验中再详细介绍。
AKBK-1+TSBK2DPSK(AK)2PSK调制2PSK(BK)
图2-4 2DPSK调制器
2PSK信号的时域表达式为
S(t)= m(t)Cosωct 式中m(t)为双极性不归零码BNRZ，当“0”、“1”等概时m(t)中无直流分量，S(t)中无载频分量，2DPSK信号的频谱与2PSK相同。
2ASK信号的时域表达式与2PSK相同，但m(t)为单极性不归零码NRZ，NRZ中有直流分量，故2ASK信号中有载频分量。
2FSK信号（相位不连续2FSK）可看成是AK与AK调制不同载频信号形成的两个2ASK信号相加。时域表达式为
S(t)m(t)cosc1tm(t)cosc2t
式中m(t)为NRZ码。
fc-fs fc fc+fs f2ASKfc-fs fc fc+fs2PSK（2DPSK）f fc1-fs fc1 fc2 fc2+fs2FSKf图2-5 2ASK、2PSK（2DPSK）、2FSK信号功率谱
设码元宽度为TS，fS =1／TS在数值上等于码速率，2ASK、2PSK（2DPSK）、2FSK的功率谱密度如图2-5所示。可见，2ASK、2PSK（2DPSK）的功率谱是数字基带信号m(t)功率谱的线性搬移，故常称2ASK、2PSK（2DPSK）为线性调制信号。多进制的MASK、MPSK（MDPSK）、MFSK信号的功率谱与二进制信号功率谱类似。
本实验系统中m(t)是一个周期信号，故m(t)有离散谱，因而2ASK、2PSK（2DPSK）、2FSK也具有离散谱。
四、实验步骤
本实验使用数字信源单元及数字调制单元。
1、熟悉数字调制单元的工作原理。接通电源，打开实验箱电源开关。将数字调制单元单刀双掷开关K7置于左方N（NRZ）端。
2、用数字信源单元的FS信号作为示波器的外同步信号，示波器CH1接信源单元的(NRZ-OUT)AK（即调制器的输入），CH2接数字调制单元的BK，信源单元 的K1、K2、K3置于任意状态（非全0），观察AK、BK波形，总结绝对码至相对码变换规律以及从相对码至绝对码的变换规律。
3、示波器CH1接2DPSK，CH2分别接AK及BK，观察并总结2DPSK信号相位变化与绝对码的关系以及2DPSK信号相位变化与相对码的关系（此关系即是2PSK信号相位变化与信源代码的关系）。注意：2DPSK信号的幅度比较小，要调节示波器的幅度旋钮，而且信号本身幅度可能不一致，但这并不影响信息的正确传输。
2DPSK AK 2DPSK BK
4、示波器CH1接AK、CH2依次接2FSK和2ASK；观察这两个信号与AK的关系（注意“1”码与“0”码对应的2FSK信号幅度可能不相等，这对传输信息是没有影响的）。
AK 2FSK AK SASK
5、用频谱议观察AK、2ASK、2FSK、2DPSK信号频谱（条件不具备时不进行
此项观察）。
条件不具备
五、实验报告要求
1、设绝对码为全
1、全0或1001 1010，求相对码。绝对码全为1时，相对码为：1010 1010 绝对码全为0时，相对码为：0000 0000 绝对码为1001 1010时，相对码为：1110 1100
2、设相对码为全
1、全0或1001 1010，求绝对码。相对码全为1时，绝对码为：1000 0000 相对码全为0时，绝对码为：0000 0000 相对码为1001 1010时，绝对码为：1101 0111
3、设信息代码为1001 1010，假定载频分别为码元速率的1倍和1.5倍，画出2DPSK及2PSK信号波形。
4、总结绝对码至相对码的变换规律、相对码至绝对码的变换规律并设计一个由相对码至绝对码的变换电路。
规律：相对码的码反变换规则为 “比较相对码本码元与前一码元 电位相同 绝对码为0，否则为1”，反变化与之相反。
5、总结2DPSK信号的相位变化与信息代码(即绝对码)之间的关系以及2DPSK信号的相位变化与相对码之间的关系（即2PSK的相位变化与信息代码之间的关系）。
2DPSK 信号的相位变化与绝对码（信息代码）之间的关系是：“1 变0 不变”，即“1”码对应的2DPSK 信号的初相相对于前一码元内2DPSK 信号的末相变化180º，“0”码对应的2DPSK 信号的初相与前一码元内2DPSK 信号的末相同。
数字调制 第3篇
TORNADO是一款专门为中国发射机厂家设计的高性能调制器系列产品，在同一个硬件平台上支持DTMB，PAL和DVB-T2多种标准。它具有最新最先进的数字调制技术，数字自适应预校正（DAP）功能和一流的射频信号指标。发射机厂家可以选择TORNADO OEM模块，也可以选择1RU 机架式整机。
“TORNADO产品的推出有两个目标。首先，它有最先进的数字预校正算法，这将允许发射机厂家提高他们发射机的设计性能，特别是MER，带肩和功放效率等指标”Teamcast公司的商业部经理Eric PISON说，“其次，在同一个硬件平台上还可以增加世界领先的DVB-T/T2调制模式，这对于任何一个想发展和扩大国际业务的发射机厂家来说是一个重要的功能。”Eric补充说。
数字调制方式的仿真与分析 第4篇
正弦载波的某个参数携带数字基带信号进行传输, 使载波的这个参数随此基带信号的改变而改变, 这就称为数字调制过程。按照数字基带信号改变正弦载波参数的不同, 数字调制有幅移键控 (ASK) 、频移键控 (FSK) 和相移键控 (PSK) 三种基本调制方式。信号在传输过程在都会存在各种各样的问题, 例如波形失真、误码、信道噪声等。比较短距离的信道上进行传输时可选择数字基带传输, 远距离传输时, 基带信号不适合在信道中传输, 这时就要进行数字调制。我们可以利用Matlab/Simulink对数字调制系统进行仿真, 评估系统性能, 以便改进。
二进制频移键控 (2FSK) 信号仿真模型的设计及结果分析
1二进制频移键控 (2FSK) 信号的产生
二进制频移键控 (2FSK) 是利用载波的频率变化来传递信息的。设数据“1”对应于频率f1的载波, 数据“0”对应于频率为f2的载波。2FSK信号有两种产生方法:一种是采用模拟调频电路来实现, 另一种是“键控法”。如图3所示。
2二进制频移键控 (2FSK) 信号的相干解调
二进制频移键控 (2FSK) 信号解调方法有相干解调、非相干解调和过零检测三种方式, 最常用的是相干解调法, 如图4所示。
3二进制频移键控 (2FSK) 信号仿真
使用Simulink工具设计的二进制频移键控 (2FSK) 仿真模型如图5所示。
二进制频移键控仿真模型是采用了Matlab/Simulink工具设计的, 先按模型框图画出各部分模型, 然后利用软件内部携带的示波器显示各环节时域或频域波形, 最后再抗噪声性能分析, 计算误码率。
(1) 二进制频移键控仿真结果时域分析
我们把图3中各虚拟示波器的显示值导出到工作空间中, 各二进制频移键控信号的波形如图4所示。
如上图可以清楚, 已调信号的波形是两种不同频率的波形, 正是调制时的频率f1和f2, 并且频率f1和频率f2分别就是恢复原信号的符号0和符号1。恢复后的解调信号与源信号波形一致, 只是在时间上的错位, 这种错位正是时间上的延时, 延时量为3个时间单位, 这种延时是允许的。如果将误码计算仪的接收延迟参量设定为3, 那么此模型最后的误码率Pe就会为0。这个测量结果与理论结果有点不同, 根本原因是设计时为了方便于看到显示信号的波形。如果我们把输入端输送的码元数目设定为10, 也即传码率RB为1, 设计时间10 s, 这远远低于现实中的RB, 所以误码率为0是建立在只传送10个码元的情况下。
(2) 二进制频移键控仿真结果频域分析
假如我们变化频率分离和载波频率两个参量的值, 只看二进制频移键控 (2FSK) 已调信号的频谱图, 如图5所示。
结束语
数字MMDS调制方式的技术探索 第5篇
关键词：MMDS,调制方式,技术转换
0 引言
数字多路微波分配系统 (MMDS, Microwave Multipoint Distribution Systems) 是广电部门近几年来发展起来的通过无线微波传送有线数字电视信号的一种传送系统, 极适用于城市郊区和农村地区有线电视不能覆盖的区域, 数字MMDS目前使用频率2500MHz~2700MHz。但在2013年12月4日, 工信部已经宣布给三大通信运营商分配了TD-LTE频段资源, 将2.5G频段的2555MHz~2655MHz划给了三家运营商的4G使用。广电原来使用的2.5G频段就要停止使用, 给广电现在使用的数字MMDS带来很大的麻烦。为保护投资, 各地广电部门最迫切急需要解决这一技术难题。随着通信行业4G覆盖的不断扩大, 广电现在使用的数字MMDS在各地随时都有被叫停的可能, 因此迫切需要找到一种有效的技术转换方式, 应对通信行业4G的到来。笔者通过实地进行技术试验, 探索出一种能有效解决目前数字MMDS停止使用的调制方式的技术转换模式, 能够有效解决目前我们广电使用的数字MMDS的频率使用的难题, 有效应对通信行业4G带来的冲击。
1 设计思路
鉴于全国广电系统目前使用的数字MMDS基本上都是采用QPSK调制方式, 而QPSK调制方式占用的频率带宽比较宽, 每个频点40MHz, 每个数字MMDS都是使用3~5个频点, 占用的带宽为120MHz~200MHz (2500MHz~2620MHz、2500MHz~2700MHz) , 就已经占用了工信部的最新规划给移动、电信、联通公司三大运营商的4G频率2555MHz~2655MHz, 因此数字MMDS将面临全部停止使用的困境。而采用国标地面数字电视覆盖转换现有的数字MMDS, 国家广电总局对地面无线覆盖频率使用控制的非常严的情况下, 想要采用国标地面无线覆盖方式进行转换是基本上不可能的。但城市郊区和农村地区目前使用数字MMDS覆盖的用户又不可能不看电视, 这就是我们需要解决的技术难题。如果不能找到一种有效的技术转换方式, 我们现有的数字MMDS用户将全部流失, 给我们广电造成巨大的损失。我们通过把QPSK调制的接收门限和国标单载波 (ADTB-T) 32QAM调制的接收门限进行对比发现, 两种调制方式的接收门限是相同的16d B。我们的设计思路是探索用国标单载波 (ADTB-T) 32QAM调制替代QPSK调制方式, 利用2.5G频段4G没有使用的2500MHz~2548MHz频段的6个频点, 利用现有的数字MMDS进行发射, 在用户端就能收到与QPSK一样的收看效果, 确保原来的数字MMDS用户不流失。
2 试验方案
我们首先分析一下QPSK调制方式和国标单载波 (ADTB-T) 32QAM调制方式的区别, QPSK调制的频率带宽为40MHz, 有效码率为48Mbps, 接收门限为C/N=16d B;国标单载波 (ADTB-T) 32QAM调制的频率带宽为8MHz, 有效码率为25.989Mbps, 接收门限为C/N=16d B。因为现在数字MMDS可以使用的带宽只有54MHz, 在接收门限相同的情况下, 我们选用频谱利用率更高的国标单载波 (ADTB-T) 32QAM调制方式, 32QAM调制1MHz有效码率为3.25Mbps, 而QPSK调制1MHz有效码率为1.2Mbps。我们只有把每套电视节目压缩在3Mbps (采用MPEG-2编码方式) , 每个8MHz频点可以传送8套电视节目, 如果采用AVS+编码方式的话每套电视节目压缩在1.5Mbps, 每个8MHz频点可以传送16套电视节目, 我们现在在2.5G频段可以使用的6个频点至少可以传送48套~96套的电视节目, 是完全可以满足目前MMDS用户的收视需求的。
由于采用国标地面单载波 (ADTB-T) 32QAM调制在数字MMDS中还没有使用先例, 在理论上虽然是可行的, 但必须通过试验进行论证。我们于2014年3月在云南省的一个目前使用数字MMDS传输覆盖的县进行探索试验, 收到了满意的试验效果。
2.1 试验方法
本试验在不改变原来数字MMDS用户收看的前提下进行, 对原来数字MMDS没有进行任何改造, 只是在原来的数字MMDS中增加了一个国标调制方式的频点。该县原来使用的数字MMDS用了4个频点, 采用QPSK调制方式频率为510MHz、550MHz、590MHz、630MHz, 在数字MMDS中占用的频率是2500MHz~2660MHz。为了保障我们的试验与今后的使用频率一致, 我们选用现在使用的数字MMDS中2500MHz以下的一个频点2492MHz, 作为我们的试验的频率。利用四合一编码器的一路输出4套电视节目, 采用国标单载波 (ADTB-T) 32QAM调制器, 将调制器频率设置在482MHz后, 输出电平调到与QPSK调制器的电平相同后, 混入原来QPSK调制的4个频点的节目后送入光发射机传送到MMDS主发射机进行无线覆盖, 同时有几个中继站通过无线接收主发射站的信号进行中继发射覆盖。
2.2 试验效果
在不改变传输设备、发射设备、中继站设备、用户接收端的前提下进行, 利用原来MMDS用户的接收天线、下变频器、电缆、供电器不变的情况下, 使用国标九联地面数字电视机顶盒进行接收测试。
首先对MMDS主发射站进行测试:
1.在距离主发射站20km的县城郊区用国标九联地面数字电视机顶盒进行测试, 载噪比为23d B~25d B, 信号质量稳定可靠;
2.在距离主发射站25km的一个乡镇用国标九联地面数字电视机顶盒进行测试, 载噪比为22d B~24d B, 信号质量稳定可靠;
3.在距离主发射站30km的一个中继站发射的信号, 在距离中继站6km的地方用国标九联地面数字电视机顶盒进行测试, 载噪比为21d B~23d B, 信号质量稳定可靠;
4.在距离主发射站35km的一个中继站发射的信号, 在距离中继站8km的地方用国标九联地面数字电视机顶盒进行测试, 载噪比为20d B~22d B, 信号质量稳定可靠。
通过对该县数字MMDS的覆盖区和中继覆盖区域进行测试, 采用国标调制方式在数字MMDS中传送是稳定可行的, 原有的系统都能满足覆盖和接收要求, 可以实现原来数字MMDS用户的平稳转换。
3 结束语
通过采用国标单载波 (ADTB-T) 32QAM调制方式替代原来数字MMDS的QPSK调制方式, 可以有效的解决目前困扰我们广电部门使用的数字MMDS的频率使用问题, 将原来使用2.5G频段的2500MHz~2700MHz的120MHz~200MHz的带宽, 缩减到工信部规划给4G频段以外的2500MHz~2548MHz, 有效保护原来的数字MMDS用户不会流失, 继续发挥原来数字MMDS的效益。但原来用户使用的DVB-S的数字机顶盒需要更换为国标地面数字DTMB的机顶盒, 原来的QPSK调制器要更换为国标单载波 (ADTB-T) 32QAM调制器, 数字MMDS发射机原来200MHz带宽需要改为48MHz的宽带 (才不会对4G频段形成干扰) , 就能有效保护我们现有的数字MMDS用户, 确保目前广电的既得利益不会流失。
参考文献
[1]王芳孝.数字MMDS在“村村通”广播电视工程中的应用[J].广播电视信息, 2008 (8) :13-17.
[2]冯景峰, 刘骏, 周兴伟.国家标准GB20600-2006《数字电视地面广播传输系统帧结构、信道编码和调制》解读[J].广播与电视技术, 2007 (5) :21-22+24-28+15.
FSK数字调制解调器的应用 第6篇
1.1 调制解调器的定义
所谓调制解调器, 是一种计算机硬件, 它能把计算机的数字信号翻译成可沿普通电话线传送的脉冲信号, 要把这些数字信号翻译成计算机可懂的语言要求脉冲信号必须被线路另一端的另一个调制解调器接收, 这样就完成了两台计算机间的通信过程。调制解调器 (港台称之为数据机) , 其实是Modulator (调制器) 与Demodulator (解调器) 的简称。
1.2 调制解调器工作原理
调制解调器, 通俗上是模拟信号和数字信号之间的”翻译员”。调制, 是把数字信号转换成电话线上传输的模拟信号的过程;解调, 即把模拟信号转换成数字信号。1960年代早期, 商业计算机的应用逐渐普及, 1962年AT&T发布了第一个商业化modem, 使用两个音调表示1和0的频移键控技术, 已经能够实现300 bit/s的传输速度。很短时间后更稳定的频移键控技术把数据速率提高到1200 bit/s。而以后的系统用双向信号集在4对专用线路上实现了2400 bit/s。
总之, 调制是一种把基带信号转变为具有抗干扰能力的, 在载频上接收信号的技术。作为现代遥测遥控等数据传输系统中, 一个对信号传输很重要的部件, 调制解调器性能的优劣直接影响系统的性能的发挥。
2 数字调制解调器
2.1 数字调制解调器
通信技术的发展的日新月异, 使通讯体制不断变革。数字信号处理平台也只有不断增加新的调制方式才能满足各种不同通信体制的要求, 发挥其自身的灵活性和开放性。数字调制解调器是数字通信系统中最为关键的部件之一, 具有高效的调制方式、高速的接入速率等显著性优点。
2.2 与传统的模拟调制方式的比较
数字调制解调器具有的调制方式有更加优越的的抗击噪声性能和更强的抗信道衰落的能力, 调制解调更加灵活, 便于将几种不同形式的信息融合在一起进行传输。它通过选择合适的调制方式, 将信息能量都集中在狭窄的频带内, 使通信系统对信号进行变换。
3 FSK调制解调
3.1 FSK调制解调
信息高速化的发展推动了调制解调技术的发展与革新。软件无线电软件的优化一直在进步之中, 而高性能、高频谱效率的调制解调软件优化是这是这项技术的重要内容。优化后的FSK利用载波的频率变化来传递数字信息, 以基带数字信号离散取值点去键控载波频率, 这是一种高速传递信息的数字调制技术, 也是数字信息传输中使用较早的一种调制方式。
3.2 FSK调制解调原理
在数字化时代, 电脑通信在数据线路就是在电话线、网络电缆、光纤或者无线媒介上进行传输, 它是用FSK调制信号进行的, 即把二进制数据转换成FSK信号传输, 反过来又将接收到的FSK信号解调成二进制数据, 并将其转换为用高、低电平所表示的二进制语言, 这是计算机能够直接识别的语言。
FSK调制原理为, 在二进制频移键控过程中, 由数据传输幅度恒定不变的载波信号的频率随着输入码流的变化而发生切换。产生FSK信号最简单的方法是根据输入的数据比特是0还是1, 在两个独立的振荡器中将数字切换成信号, 因为采用这种方法产生的波形在切换的时候相位是不连续的, 因此这种FSK信号被称为不连续FSK信号。
4 FSK数字调制解调器的应用
4.1 FSK应用状况分析
FSK信号数字调制解调器在中低速数据传输中得到了广泛的应用。这一方面是因为我国目前还处于经济建设的初级阶段, 各地区发展不平衡。在通信事业的发展商也是如此。不少偏远的山区通讯技术还不发达, 甚至有些地方还属于信息的闭塞状态。要发展高速传输的调制解调技术一是硬件上不允许, 也不切合广大地区的实际情况, 特别是有的偏远山区在用电上还存在困难, 高压电输送有些障碍;同时由于我国地形条件比较复杂, 要普及通讯事业需要克服很大的困难, 这在我国技术条件达不到, 需要投入较大的人力和物力资源, 又属于投入多见效少的公益性事业, 事实上有很大的阻力。
4.2 FSK数字调制解调器的应用举例
在我国通讯事业发展的几十年中, 较广泛的应用了FSK数字调制解调器。其中计算机数据通信就是用FSK调制方式进行的。计算机在接受数字信号并把它们翻译成用户接受的可以理解的语言时也是采用二进制技术。即把称为高音和的二进制的1和0, 经过FSK信号传输, 发送给计算机终端的用户;反过来又将用户输送的可识别的语言信号中途经过FSK信号解调成二进制数据, 发送给计算机终端, 依此方式保证计算机的正常运行, 不断满足用户需求, 促进人与人之间的、社会中的正常交流, 促进通讯事业的发展和社会进步。
此外, FSK数字调制解调器的应用更加常见的是在手机来电显示中的作用。所谓来电显示是手机主叫号码信息识别及传送的通俗说法。手机用户在有发信息的需要时, 在手机上发送相应的文字或者图片信息, 而FSK信号则将具有主叫号码信息识别功能的交换机将主叫用户的号码及呼叫的日期、时间等信息传送给具有主叫号码显示功能的终端, 完成信息的显示。
由于FSK数字调制解调器应用来电显示上可以为用户带来很多方便, 是数字技术发展应用的普及。又因为FSK信号具有数据传输速率较高, 在短时间内传输的字符数多, 可以节省用户的时间, 它支持计算机系统识别的ASCII字符集, 可以实现网络联网, 因此几乎在手机制作的大部分市场, 手机来电显示功能安装的核心技术都是采用FSK信号。目前在美国、日本、加拿大、比利时、荷兰、新加坡、中国广大国家和地区使用的手机也都是运用这一原理生产制作出来的。
5 结语
FSK数字调解解调技术诞生后, 在信息传输方面有很多应用。鉴于我国在通讯事业发展上的特殊国情, 对于中低速的信号传输都是采用FSK数字调解解调技术, 这是和我国的实际情况相适应的。但这种技术也有很多技术上的盲点, 有待突破。特别是随着现代生活节奏的逐步加快, 网络时代的来临信息技术更新换代的周期越来越短, 人们对信息的需求也在加剧, 这要求技术必须加快发展步伐, 高速数字调解技术已是题中之义。
参考文献
[1]炯架.通信原理.第3版[M].北京:北京邮电大学出版社, 2008
[2]杨小牛, 楼才义, 徐建良.软件无线电原理与应用[M].北京:电子工业出版社
[3]王文博, 郑侃.宽带无线通信OFDM技术.第2版[M].北京:人民邮电出版社
数字信号调制方式的识别方法研究 第7篇
随着现代通信技术的不断发展, 信号的复杂性和多样性在不断提高, 对获取的信号解调之前, 必须分析出调制信号的类型。在各种调制识别方法中, 有很多信号不能充分研究, 当接收到信号时, 一方面希望通过更简单的算法、更小的运算量及参数影响来识别, 另一方面希望提高信号的识别率。因此, 在通信领域内, 需要不断研究更好的识别方法。
二、特征提取
(二) 瞬时参数的提取。定义三个瞬时参数估计表达式:
三、特征提取及识别原理
(一) 零中心归一化瞬时幅度之谱密度最大值λmax。即:
式中acn (i) =an (i) -1为零中心归一化瞬时幅度, 而an (i) =a (i) /ma, Ns为取样点数。
λmax主要用来区分MFSK和其他数字调制信号。理论上, MFSK信号的包络是常数, 故其参数λmax=0。对于MASK和MPSK信号, 其参数均不为零。
(二) 非弱信号段零中心瞬时相位非线性分量绝对值的标准偏差σap。即:
MASK信号不包含相位的相关信息;而2PSK信号的相位是两个不变的数值, 4PSK信号的相位是四个不变的数值。
(三) 非弱信号段零中心瞬时相位非线性分量的标准偏差σdp。即:
σdp相位绝对值 (σdp非绝对值相位的标准偏差) 的标准偏差。2PSK信号有直接相位信息 (瞬时相位为0或π) ;对于2ASK信号, σdp=0, 所以σdp可以区分2ASK和2PSK信号。
(四) 零中心归一化瞬时幅度绝对值的标准偏差σaa。即:
σaa可以区分2ASK和4ASK信号, NS和acn (i) 上面的表达式已给出, 对于2ASK信号, σaa=0;而对于4ASK信号其值不是常数。
(五) 零中心归一化非弱信号段瞬时频率绝对值的标准偏差σaf。即:
四、识别流程
识别步骤如下:一是对接收到信号计算待识别的信号特征参数λmax, 与门限t (λmax) 比较, 这个过程可以将其分成集合 (2ASK、4ASK、2PSK、4PSK) 和集合 (2FSK、4FSK) 。二是得到属于 (2ASK、4ASK、2PSK、4PSK) 集合的信号, 计算信号的第二个特征参数σap, 与门限t (σap) 比较, 这可以得到4PSK和 (2ASK、4ASK、2PSK) 这一集合。三是得到 (2ASK、4ASK、2PSK) 信号集合, 计算第三个特征参数σdp, 与门限t (dp) 比较, 这可以得到2PSK和 (2ASK、4ASK) 一个集合。四是区分2ASK、4ASK信号, 计算第四个特征参数σaa, 与门限t (σaa) 比较。五是最后区分2FSK、4FSK信号, 计算第五个特征参数σaf, 与门限t (σaf) 比较。
五、神经网络分类器的设计
采用神经网络分类器, 根据不同的调制信号的特征参数不同, 在输入调制信号时, 自行为每一个分类器设定判决门限值, 对数字调制信号智能化识别。
六、仿真实验和结果分析
在仿真实验中, 需要在载波同步情况下, 载波频率FC=200k Hz, 采样频率FS=1200k Hz, 码元速率Fd=12.5k字符/秒。随机各产生长度N为32768点的样本中100个字符, 噪声采用高斯白噪声。各分层神经网络的输入层、隐含层、输出层的节点数个数分别为:1# (163) , 2# (152) , 3# (142) , 4# (132) , 5# (132) 。对各信号, 分别在信噪比为0d B、5d B、10d B时产生300个样本。在相应的调制方式下, 通过训练集和目标矩阵去训练各个分层神经网络, 以达到最优效果。信噪比为0d B时, ASK的正确识别率只有90%, 另两种信号的正确识别率在95%以上;在信噪比为5d B时, 正确识别率基本都达到95%;在信噪比增大到10d B时, 正确识别率几乎都达到100%。
七、结语
本文对获取的信号进行瞬时特征参数提取, 采用分层结构的神经网络分类器, 不须设定判决门限值。仿真结果表明通过神经网络的分层结构, 在信噪比为5d B时识别率基本都能达到95%, 且在低信噪比时也有很好的抗干扰能力。
参考文献
[1]张达敏, 王旭, 周勇.Hilbert变换与小波变换在数字信号调制识别中的应用[J].科技创新导报, 2008
[2]Jondral F.Automatic Classification of High Frequency Signals[J].Signal Processing, 1985, 9 (3) :177~190
[3]Martin T.Hagan, Howard B.Demuht, Mark Beale.神经网络设计 (英文版) [M].北京:机械工业出版社, 中信出版社, 2002
[4]Pandya, A.S.A fast learning algorithm for neural network applications, Conf.Proc, 1991IEEE.
数字中频调制解调系统的设计与实现 第8篇
软件无线电(SDR)是具有可重配置硬件平台的无线设备,因为更低的成本、更大的灵活性和更高的性能,迅速成为军事、公共安全和商用无线领域的事实标准。SDR基带处理通常需要处理器和FPGA,处理器通常实现系统控制和配置功能,而FPGA实现大计算量信号的实时处理。因此采用DSP+FPGA的方案符合软件无线电中的硬件可重新配置的思想。
1 电路系统设计
数字中频调制解调系统以Altera公司的FPGA EP3SE110为核心,来实现中频调制解调系统中MSK数字调制解调、扩频解扩、信噪比估计和RS编译码等数字信号处理功能。并在其外围加上TMS320C6416 DSP协处理器完成与信息处理器的信息处理和扩跳频图样管理,采用AD9233完成模拟中频到数字信号的转换,采用AD9957将调制后的MSK数字信号转换成70 MHz的模拟中频,系统总体框图如图1所示。
1.1 TMS320C6416的内部结构
在本系统中,采用了一片TMS320C6416A8作为协处理器,处理外界接收到的各种通信消息,完成格式的转换、信息预处理、端机运行控制,扩跳频图样计算与管理等功能。TMS320C6416是TI公司推出的TMS320C6000系列中的定点的高速DSP 芯片,它采用超长指令字体系结构,CPU时钟频率最高可达到1 GHz时,其运算能力最高支持8条指令并行执行,定点处理能力最高可达8 GIPS。它有64个相互独立增强的可编程EDMA通道,可独立于CPU进行工作,以CPU时钟速率进行数据吞吐[1]。DSP在上电时根据相应管脚的状态确定 Boot 模式、工作频率。TMS320C6416 有三种上电自举方式:No Boot 引导、HPI 引导与ROM引导[2]。DSP在复位时检测 BEA[19:18]引脚电平状态来确定采用何种Boot 模式。TMS320C6416T 的PLL系数选择由引脚CLKMODE1和CLKMODE0决定,复位时系统检测这两个引脚的状态,根据这两个引脚的状态,决定选择不同的PLL系数,有BYPASS方式、6方式、12方式、20方式。本板选用40 MHz的外部晶振时钟输入,PLL的倍频系数设为20倍,CPU的系统时钟运行在800 MHz。
1.2 外部存储器
1.2.1 EMIFA与SDRAM的接口
TMS320C6416片内有1 MB的内部RAM存储器,而用于通信消息格式转换的程序需要500 KB的存储空间,还需要1 MB的数据存储空间,其片内存储器不能满足以上程序运行和数据处理的需要,因此电路系统扩展了大容量的SDRAM以存放相关的数据以及程序。
基于以上需求, DSP外部SDRAM采用1片Micron的MT48LC8M32B2 8M32映射到EMIFA总线的CE0外部存储空间。Micron的MT48LC8M32B2是86-pin TSOP的CMOS同步DRAM,最高工作频率(处理速度)为166 MHz(5.5 ns)。SDRAM设备时钟始终控制在CPU时钟速率的1/6,即当CPU芯片以800 MHz运行时,SDRAM以133 MHz运行。
1.2.2 EMIFB与程序FLASH的接口
FLASH存储器是在EPROM和E2PROM的基础上发展起来的一种非易失性存储器,在掉电情况下仍能保证数据不丢失,并能够在线实施擦除和再编程操作。在TMS320C6416的应用程序的开发中,程序代码或数据表是要保存在FLASH或其他非易失存储器中,以保证掉电时代码仍在,程序在加电复位后自动运行。TMS320C6416的EMIFB通过异步接口可以支持8位FLASH配置。要实现TI公司TMS320C6416的外部ROM自举,8 b的ROM/FLASH存储器必须配置在TMS320C6416的EMIFB总线上的CE1空间。本系统使用的程序FLASH芯片为Spansion公司S29GL256P,该FLASH芯片是一种存储量32M8 b的闪速存储器,存取时间为90 ns,能够在线擦除,并能在大多数标准的微处理器总线上通过特殊的编码命令序列编程。为了方便以后FPGA和DSP程序的远端动态更新,本系统采用了FPGA和DSP共享FLASH的方式,当DSP收到上位机更新程序的命令后,通过更新FLASH中相应段的内容,来更新相应FPGA或DSP程序。
1.2.3 EMIFA与FPGA双口RAM的接口
在本系统中,为了实现并行处理,需要实现DSP与FPGA之间的数据通信,考虑到数据交换的处理速度和软件编译的难易程度,本系统采用FPGA内建双口RAM的方式实现这一功能,具体的实现方式采用中断方式,当DSP收到上位机通过高速LVDS传来的下时隙发送数据命令后,将下一时隙要发射的数据和计算好的扩跳频图样,放到与FPGA通信的发射数据单元双口RAM内,向FPGA内控制模块双口RAM写中断命令,FPGA收到中断后,跟据内部的时隙控制信号,完成RS编码,MSK数字调制,频合控制,将基带调制数据送给AD9957,产生70 MHz模拟调制信号,送给上变频单元。当DSP收到上位机传来的下时隙接收数据命令后,将下一时隙伪码和跳频图样计算好后,通知FPGA,FPGA根据AD9233采样信号进行同步捕获、解扩、解跳、译码,将解调译码后的信息送到与DSP通信的接收数据单元双口RAM后,给DSP产成中断信号,这个中断信号使DSP完成一次EDMA传输,EDMA传输完成后,DSP发出中断清除命令,并将接收到的信息报给上位机,从而完成一次完整的数据发送和接收。
1.3 FPGA模块
本系统中采用了Altera公司的StrixⅢ系列EP3SE110作为核心处理器,完成了数字中频MSK调制解调、RS编译码、CRC校验码、信号信噪比估计、频合控制、收发通道自检控制、收发延时测量、TOA测量、各种时隙信号产生和对外600 MHz高速LVDS串行通信等功能。StrixⅢ系列FPGA是Altera公司具有全新构架的高密度产品。它采用65 nm工艺,与StratixⅡ相比,器件的逻辑密度是前者的2倍,功耗降低了50%,性能提高了25%。本设计采用的EP3SE110芯片,片上LVDS总线最高速率可以达到1.25 Gb/s,该芯片集成有106 500 LE,896个1818乘法器,16个全局时钟网络,88个等效LVDS通道,片上RAM达到9 Mb的容量[3]。FPGA的加载方式采用FPP方式,加载时序控制由CPLD来完成。600 MHz高速LVDS采用FPGA内部的SERDES来完成,为保证数据高效可靠的传输,数据传输采用8b10b编码。
1.4 D/A模块
D/A采用AD9957。AD9957是具有18位I,Q数据通路和14位DAC的1GSPS正交数字上变频器。它在单片上集成了高速直接数字频率合成器(DDS)、高速14位数模转换器、时钟乘法器电路、数字滤波器以及其他DSP功能。AD9957有3种工作模式:正交调制模式、单频输出模式、插值DAC模式[4]。
本系统中MSK调制方式采用正交调制,AD9957在正交调制模式下主要设置的工作参数有时钟倍频、频率控制字、内插因子、D/A输出增益控制等。时钟倍频:AD9957的系统时钟频率=输入时钟频率倍频。系统的载波是由DDS提供的,其工作时钟等于系统时钟。根据抽样与恢复定理,DDS的工作时钟至少要两倍于载波频率,才有可能产生完整的载波信号。一般情况下,为使DDS产生的载波更为稳定,其频率要小于系统时钟的40%。为了保证输出信号的频谱质量,本板的800 MHz系统时钟直接由时钟综合器产生。AD9957内部锁相环采用旁路方式,内插滤波器系数设为5,产生与外部基带调制数据同步的80 MHz时钟PDCLK。
1.5 A/D模块
A/D部分的设计采用ADI公司的AD9233和差分放大器AD8352配合使用,进来的70 MHz模拟中频信号先经过AD8352放大后再送给AD9233进行处理,AD9233可以在70 MHz输入频率下提供85 dBc的SFDR性能,通过SPI或硬件连接,采样后的数据可以输出为二进制补码、偏移码和格雷玛[5]。ADI公司的AD8352低失真放大器可以用于单端转差分输入,来缓冲和与多种12 b,14 b和16 b的高速模数转换器接口。AD8352可以在频率为180 MHz时达到一个高达80 dB的无杂散动态范围,差分放大器的增益范围在0～24 dB之间,可以按照单晶体管要求进行调节。
1.6 CPLD模块
CPLD采用Altera公司的MAXⅡ系列的EPM2210F324来实现系统电源上电顺序控制电压监测、软件看门狗、时钟综合器的配置和FPGA与DSP的程序加载等功能。具体实现如下:系统上电时根据系统电源上电要求,控制电源模块加电使能端来控制上电顺序。通过电压监测芯片,对系统电压异常进行监测,根据异常情况进行系统复位或切断电源。通过内建计数器,实现软件看门狗功能,软件看门狗可以通过DSP使能打开或关闭,以方便系统调试。系统正常上电后通过SPI配置时钟综合器,产生系统所需的时钟。时钟配置完成后,CPLD控制FPGA采用FPP方式从FLASH中加载程序[6,7],当FPGA加载成功后,根据FPGA的配置引脚CONFIGDONE状态,将FLASH控制权交给DSP,控制DSP完成程序的加载。
1.7 时钟和电源模块
实现数字中频调制解调系统的时钟电路设计如下:板内40 MHz恒温晶振与外部供给的10 MHz原子钟通过时钟综合器ADI公司的AD9522做双时钟切换、主备时钟备份[8],CPLD根据需要配置时钟综合器生成DSP与FPGA的40 MHz工作时钟、AD9233的40 MHz或80 MHz采样时钟、AD9957的800 MHz输入时钟。电源采用凌特公司的LTM4600产生FPGA和DSP的I/O电压3.3 V和FPGA的核电压1.1 V,采用凌特公司的LT1764产生FPGA的2.5 V电压,采用TI公司的TPS54310产生DSP的核电压1.2 V,用凌特公司的LT1764产生AD9233的模拟电源1.8 V和AD9957的模拟电压3.3 V。
2 软件设计
2.1 MSK数字扩频调制
根据理论分析,MSK可以看作是具有正弦加权的OQPSK,系统采用具有正弦加权的OQPSK的调制方案[9,10],原理框图如图2所示。
在硬件电路实现时,MSK基带调制(图中实线部分)在FPGA中实现,当接收到系统的发送允许St_TCLK时,启动MSK基带调制,从RAM中读取发送信息数据,从低位开始进行差分编码、根据消息和伪码进行伪随机扩频,将扩频后的数据进行串并变换、正余弦加权运算,之后将正余弦加权后数据送给D/A处理。中频调制(图中虚线部分)采用AD公司的带D/A转换的正交数字上变频器AD9957完成,AD9957可以实现数据的内插滤波、正交上变频、D/A转换输出等功能,本系统设置中频频率为70 MHz。
由于基带MSK调制就是对并行的两路数据进行正弦加权,即每个比特对应于周期为fb/4的半个的正弦波形,根据0/1选择不同的相位,因此在具体实现中,可以采用查找表的方法,根据内插系数先产生半个波长的正弦波信号数据进行存储,在调制时根据数据选择输出不同相位的半个周期正弦波形。
图3表示的是在板运行时,在QuartusⅡ的在线逻辑分析仪SignalTap上采集的MSK基带调制波形,其中I_data为I路调制数据。
2.2 MSK数字解扩解调
本板的信息解调采用解扩解调一次完成的方案:即在系统完成捕获和同步的情况下,利用扩频码的相关性,通过相关运算,解出信息,因此系统接收方案就归结为如何对相关峰进行捕获的问题。
由于本系统的信号带宽为5 MHz,因此可以根据欠采样理论,对70 MHz模拟中频信号进行40 MHz欠采样;根据数字信号处理理论,对70 MHz模拟中频信号进行40 MHz采样,相当于一次下变频,将频谱搬移到10 MHz的载频上,通过本地的10 MHz的NCO,对采样后的信号进行数字正交下变频,采用低通滤波器,滤掉高次谐波分量,变为基带信号后,在与本地的PN码所对应的MSK基带信号进行基带复相关运算,运算后的实部与虚部的模值就是最大相关峰值。基带复相关原理框图如图4所示。
图5为根据基带复相关原理,在板运行时解出的相关峰,根据实际测试结果,该方法完全可以满足系统的指标要求,并具备一定的抗多径和多普勒频偏的能力。
3 结 论
通过采用DSP+FPGA的方案构建的中频调制解调系统能够更好地完成中频调制、解调、编译码、扩频解扩和消息预处理等功能。将对时序要求严格的算法放到FPGA中实现,系统控制和消息预处理由DSP来完成,这样使得系统调试更加方便。通过该系统还可以实现QPSK。16QAM等其他多种调制方式,通过DSP对FPGA的不同配置,实现信号不同调制解调方式的切换,来实现中频意义上的软件无线电。
参考文献
[1]李云慧.TMS320C6000系列DSPs原理与应用[M].2版.北京:电子工业出版社,2003.
[2]戴逸民.基于DSP的现代电子系统设计[M].北京:电子工业出版社,2002.
[3]Altera Corporation.Stratix III device handbook[M].[S.l.]:Altera Corporation,2007.
[4]Analog Devices Inc.AD9957 data sheet[M].[S.l.]:Analog Devices Inc.,2008.
[5]Analog Devices Inc.AD9933 data sheet[M].[S.l.]:Ana-log Devices Inc.,2007.
[6]Analog Devices Inc.Configuration handbook[M].[S.l.]:Altera Corporation,2008.
[7]Altera Corporation.AN-386-4.1[M].[S.l.]:Altera Cor-poration,2008.
[8]Analog Devices Inc.AD9522 Data Sheet[M].[S.l.]:Analog Devices Inc.,2006.
[9]樊昌信.通信原理[M].5版.北京:国防工业出版社,2000.
[10]曹志刚.现代通信原理[M].北京:清华大学出版社,1997.
数字调制 第9篇
当前通信系统中, 数字调制技术被广泛应用, 尤其是一些高效的调制方式, 如QPSK和QAM用于卫星通信、移动通信和HFC网络中的CableModem等。这些调制技术可以通过专用的调制芯片、DSP或FPGA来实现。专用芯片灵活性差, DSP实现起来较为复杂, 而FPGA不仅具有灵活性和通用性, 而且使用方便、硬件测试和实现快捷。一般来说, FP-GA的开发流程为设计输入 (如用VHDL) 、综合、仿真、适配、下载到器件。由于系统的HDL描述需要花费一定的时间, 这样就减缓了开发速度, 增加了实现的复杂性。
Altera公司推出的FPGA开发工具DSPBuilder则解决了上述问题。作为MATLAB/Simulink的Blockset, DSPBuilder是一个系统级 (或算法级) 设计工具, 设计者只需清楚系统结构, 然后使用DSPBuilder中的模块在Simulink中进行图形化设计, 仿真验证通过后, 即可使用SignalCompiler把MAT-LAB/Simulink模型设计文件 (.mdl) 转换成相应的硬件描述语言VHDL设计文件 (.vhd) , 以及用于控制综合与编译的TCL脚本。根据这些文件, 后续的步骤如综合、仿真直至下载, 都可由QuartusII和ModelSim来完成[1]。
1 DDS及调制技术原理
1.1 DDS原理
DDS是一种新型的频率合成技术, 很容易实现频率、相位和幅度的数控调制。在数字化的调制解调模块中, DDS取代了模拟的压控振荡器, 被大量使用[2]。其典型结构如图1所示。
DDS的输出可描述为
式 (1) 中, θk-1指前一个clk周期的相位值, Bθk-1≈ 2NθK-1/2π, BΔθ≈2NΔθ/2π。只要对相位的量化值进行简单的累加计算, 就可以得到正弦信号的当前相位值;而用于累加的相位增量量化值BΔθ决定了信号的输出频率:fout=BΔθfclk/2N, BΔθ又称为频率字[2]。
1.2 QPSK调制原理
QPSK即四相相移键控, 它利用载波的四种不同相位来表征数字信息。可表示为
式 (2) 中, φk为受调相位, 对于QPSK来说, 有4个不同取值;ak=cosφk;bk=sinφk。
QPSK的波形可看作是对两个正交载波进行多电平双边带调制所得信号之和。其星座图如图2所示[3]。
1.3 16QAM调制原理
16QAM就是十六进制的正交幅度调制, 它是用两个独立的基带波形对两个相互正交的同频载波进行抑制载波的双边带调制, 利用已调信号在同一带宽内频谱正交的性质来实现两路并行的数字信息传输。调制信号为
式 (3) 中, φn为受调相位, 对于方形QAM来说, 有12个不同取值;An为受调幅度, 对于方形QAM来说, 有3个取值。其星座图如图3所示。
2 系统模型设计
根据DDS及调制技术原理, 下面在Simulink的Altera DSP Builder Blockset中选择模块实现DDS子系统及各调制系统模型。
2.1 DDS子系统模型
本设计中, QPSK和16QAM均采用正交调制, 需要DDS产生一组完全正交的信号, 所以需要在基本DDS结构中增加一块ROM查找表, 即一个放置sin表, 另一个放置cos表[2]。SubDDS子系统模型如图4所示。
2.2 QPSK模型
图5为QPSK系统模型。图5中, 串并转换 (Serial to Parallel) 和总线转换 (Bus Conversion) 模块将输入的二进制序列依次分为两路并行的码元序列。二者分别经过两路选择器 (Multiplexer) 选择出对应的正交和同相载波的幅度字, 作为SubDDS模块的输入。经SubDDS处理后, 即产生QPSK信号。
2.3 16QAM模型
图6为16QAM系统模型。与QPSK模型类似, 串并转换 (Serial to Parallel) 和总线转换 (Bus Conversion) 模块将输入的二进制序列依次分为两个并行的双比特码元序列。二者分别经过四路选择器 (Multiplexer) 选择出对应的正交和同相载波的幅度字, 作为SubDDS模块的输入。经SubDDS处理后, 即产生16QAM信号。
3 仿真结果分析
在Simulink中设计完成系统模型, 通过MATLAB系统仿真后, 可以用Signal Compiler生成此模型的VHDL设计文件, Quartus II工程和TCL脚本。下面以m序列作为调制信号, 使用Quartus II和ModelSim进行系统的功能仿真和布局布线后的时序仿真。
3.1 QPSK
由图7和图8可见, QPSK功能仿真和时序仿真结果一致, 但时序仿真毛刺较多。
3.2 16QAM
由图9和图10可见, 16QAM功能仿真和时序仿真结果一致。同样, 时序仿真毛刺较多。
4 结论
本设计使用DSP Builder, 建立了基于DDS的QPSK和16QAM的系统模型, 使用Quartus II和ModelSim进行了功能仿真和时序仿真, 结果表明本模型正确地产生QPSK和16QAM调制信号。本方案采用DDS技术, 获得了较高的频率分辨率, 同时设计方法简单快捷, 降低了实现的复杂度, 而且便于修改和扩充功能。
摘要：设计使用DSP Builder实现了基于现场可编程门阵列 (Field-Programmable Gates Array, FPGA) 的数字调制器。首先, 在Simulink中采用DSP Builder的模块建立直接数字频率合成器 (Direct Digital Synthesizer, DDS) 子系统模型, 根据它分别建立四相相移键控 (Quaternary Phase Shift Keying, QPSK) 和十六进制正交幅度调制 (16-Quadrature Amplitude Modulation, 16QAM) 系统模型;然后使用Signal Compiler工具生成与其对应的HDL设计文件和TCL脚本;最后使用Quartus Ⅱ和ModelSim共同完成功能和时序仿真。仿真结果表明该设计方法正确有效, 可广泛应用于数字调制技术的FPGA实现。
关键词：DSP Builder,直接数字频率合成器,四相相移键控,十六进制正交幅度调制,仿真
参考文献
[1]潘松, 黄继业.EDA技术与VHDL (第3版) .北京:清华大学出版社, 2009:307
[2]潘松, 黄继业, 王国栋.现代DSP技术.西安:西安电子科技大学出版社, 2003:213—215
数字调制范文
声明：除非特别标注，否则均为本站原创文章，转载时请以链接形式注明文章出处。如若本站内容侵犯了原著者的合法权益，可联系本站删除。
